新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)

如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)

作者: 時(shí)間:2014-12-13 來(lái)源:網(wǎng)絡(luò) 收藏

  常常用于執(zhí)行基于序列和控制的行動(dòng),比如實(shí)現(xiàn)一個(gè)簡(jiǎn)單的通信協(xié)議。對(duì)于設(shè)計(jì)人員來(lái)說(shuō),滿足這些行動(dòng)和序列要求的最佳方法則是使用。狀 態(tài)機(jī)是在數(shù)量有限的狀態(tài)之間進(jìn)行轉(zhuǎn)換的邏輯結(jié)構(gòu)。一個(gè)在某個(gè)特定的時(shí)間點(diǎn)只處于一種狀態(tài)。但在一系列觸發(fā)器的觸發(fā)下,將在不同狀態(tài)間進(jìn)行轉(zhuǎn)換。

本文引用地址:http://2s4d.com/article/266770.htm

  理論上講,可以分為Moore狀態(tài)機(jī)和Mealy狀態(tài)機(jī)兩大類。它們之間的差異僅在于如何生成狀態(tài)機(jī)的輸出。Moore狀態(tài)機(jī)的輸出僅為當(dāng)前 狀態(tài)的函數(shù)。典型的例子就是計(jì)數(shù)器。而Mealy狀態(tài)機(jī)的輸出是當(dāng)前狀態(tài)和輸入的函數(shù)。典型的例子就是Richards控制器。

  定義狀態(tài)機(jī)

  當(dāng)需要定義一個(gè)狀態(tài)機(jī)時(shí),首先要繪制一張狀態(tài)圖。狀態(tài)圖可用來(lái)顯示狀態(tài)、狀態(tài)間的轉(zhuǎn)換和狀態(tài)機(jī)的輸出。圖1顯示了Moore狀態(tài)機(jī)的狀態(tài)圖(左)和Mealy狀態(tài)機(jī)的狀態(tài)圖(右)。

  

用于開(kāi)/關(guān)LED的Moore狀態(tài)機(jī)(左)和Mealy狀態(tài)機(jī)(右)的狀態(tài)圖

 

  圖1,用于開(kāi)/關(guān)LED的Moore狀態(tài)機(jī)(左)和Mealy狀態(tài)機(jī)(右)的狀態(tài)圖。

  如果您要在物理組件中實(shí)現(xiàn)這些狀態(tài)圖(工程師在問(wèn)世之前就是這么做的),首先就得生成當(dāng)前狀態(tài)和后續(xù)狀態(tài)表,然后生成實(shí)現(xiàn)狀態(tài)機(jī)所需的邏輯。不過(guò)由于我們將使用來(lái)實(shí)現(xiàn)設(shè)計(jì),因此我們可以直接從狀態(tài)轉(zhuǎn)換圖開(kāi)始工作。

  算法狀態(tài)圖

  雖然有許多狀態(tài)機(jī)是使用圖1所示的狀態(tài)圖方法進(jìn)行設(shè)計(jì)的,但另外還有一種描述狀態(tài)機(jī)行為的方法,這就是算法狀態(tài)圖法。ASM圖(圖2)在外觀上更加接近軟件工程流程圖。它由三個(gè)基本部分構(gòu)成:

  狀態(tài)框。它與狀態(tài)名稱有關(guān),并包含Moore狀態(tài)輸出列表。

  決策框。如果檢驗(yàn)?zāi)硹l件為真,則進(jìn)行下一狀態(tài)的判斷。

  條件輸出框。讓狀態(tài)機(jī)根據(jù)當(dāng)前狀態(tài)和輸入描述Mealy輸出。

  一些工程師認(rèn)為,如果使用VHDL等硬件描述語(yǔ)言,則采用ASM格式進(jìn)行描述的狀態(tài)機(jī)更易于映射到實(shí)現(xiàn)方案中。

  

用于圖1所示的狀態(tài)機(jī)(Moore狀態(tài)機(jī)(左),Mealy狀態(tài)機(jī)(右))的算法狀態(tài)圖

 

  圖2,用于圖1所示的狀態(tài)機(jī)(Moore狀態(tài)機(jī)(左),Mealy狀態(tài)機(jī)(右))的算法狀態(tài)圖。

  Moore和Mealy:應(yīng)該選擇哪個(gè)?

  實(shí)現(xiàn)Moore狀態(tài)機(jī)還是Mealy狀態(tài)機(jī),取決于狀態(tài)機(jī)需要實(shí)現(xiàn)的功能,以及特定的反應(yīng)次數(shù)要求。兩種狀態(tài)機(jī)之間的最大差別在于狀態(tài)機(jī)如何對(duì)輸入 做出反應(yīng)。在輸入和設(shè)置的適當(dāng)輸出之間,Moore狀態(tài)機(jī)一般有一個(gè)時(shí)鐘周期的延遲。這就意味著Moore狀態(tài)機(jī)無(wú)法對(duì)輸入變化立即做出反應(yīng),這點(diǎn)在圖3 中可以清楚地看到。而Mealy狀態(tài)機(jī)則能夠立即對(duì)輸入做出反應(yīng),這通常意味著:實(shí)現(xiàn)相同的函數(shù),Mealy狀態(tài)機(jī)比Moore狀態(tài)機(jī)需要更少的狀態(tài)。 Mealy狀態(tài)機(jī)的不足之處就是在與另一個(gè)狀態(tài)機(jī)進(jìn)行通信時(shí),如果輸出出乎意料地嚴(yán)重依賴于其它事件的序列或時(shí)序,就可能會(huì)發(fā)生紊亂情況。

  

截屏顯示了Moore狀態(tài)機(jī)(上)和Mealy狀態(tài)機(jī)(下)輸出的仿真結(jié)果

 

  圖3,截屏顯示了Moore狀態(tài)機(jī)(上)和Mealy狀態(tài)機(jī)(下)輸出的仿真結(jié)果。

  當(dāng)然,并非只能使用單純的Moore狀態(tài)機(jī)或Mealy狀態(tài)機(jī),也可以將這兩種狀態(tài)機(jī)混合使用,從而更有效地實(shí)現(xiàn)所需的函數(shù)。比如說(shuō),用于接收RS232串行數(shù)據(jù)的狀態(tài)機(jī)就可以是混合機(jī)。

fpga相關(guān)文章:fpga是什么


塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理

上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA 狀態(tài)機(jī)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉