基于fpga二維小波變換核的實時可重構(gòu)電路

　　2.3 研究現(xiàn)狀

　　1 可進(jìn)化IP核

　　從進(jìn)化硬件的經(jīng)驗可知，系統(tǒng)通常只有一部分是適應(yīng)性的(可進(jìn)化的)，另一部分可以通過傳統(tǒng)的不可變的電路來實現(xiàn)。同樣，使用IP核構(gòu)造的系統(tǒng)也是有些IP核是可進(jìn)化的，有些IP核是不可變的。可進(jìn)化的那些IP核稱為可進(jìn)化組件或可進(jìn)化IP核。

　　可進(jìn)化IP核像普通的IP核一樣被存儲在組件庫中，在被下載并放在一個可重構(gòu)器件中后，它們將自動地進(jìn)化它們的內(nèi)部電路。當(dāng)不再需要適應(yīng)性行為時，可以從可重構(gòu)器件中刪除可進(jìn)化IP核?？蛇M(jìn)化IP核和普通IP核的復(fù)用方式相同。

　　2 可進(jìn)化IP核的一般體系結(jié)構(gòu)

　　如圖1所示，可進(jìn)化IP核由可重構(gòu)電路，基因單元和控制器構(gòu)成(本文中可重構(gòu)電路是指可進(jìn)化IP核內(nèi)的一個部分;可重構(gòu)器件是指整個可重構(gòu)平臺，如FPGA)。這里要強(qiáng)調(diào)的是，基因單元不包含適應(yīng)度計算，它只實現(xiàn)基因的操作、染色體存儲和適應(yīng)度存儲。適應(yīng)度的計算和環(huán)境由其它的核來提供。基因單元生成一些配置并上載到可重構(gòu)電路中去，環(huán)境對這些配置進(jìn)行評估，并將適應(yīng)度值發(fā)送給IP核。可進(jìn)化IP核實際上是一個由環(huán)境控制的電路生成器。

　　環(huán)境(由其它核提出)和可進(jìn)化IP核之間的通信如下：首先IP核被初始化(生成初始化種群)，然后進(jìn)入如下無限循環(huán)——當(dāng)環(huán)境發(fā)生變化后，環(huán)境計算當(dāng)前電路配置的適應(yīng)度，并判斷電路是否適應(yīng)環(huán)境。如果染色體存儲器中的配置不可用，則向IP核發(fā)出控制信息，IP核開始進(jìn)化。即基因單元把硬件配置信息作為染色體，根據(jù)適應(yīng)度對其進(jìn)行交叉、變異等遺傳操作，生成一個新的種群。環(huán)境對新種群進(jìn)行適應(yīng)度計算，并判斷是否有滿足當(dāng)前環(huán)境的個體(配置)。若沒有，向IP核發(fā)控制信息，遺傳單元繼續(xù)對電路配置進(jìn)行進(jìn)化，直至有滿足當(dāng)前環(huán)境的配置為止;若有，則將適應(yīng)度值發(fā)給IP核，IP核用這個新生成的最優(yōu)配置來重配置可重構(gòu)電路，并在染色體存儲器中保存當(dāng)前最優(yōu)配置及其適應(yīng)度值，等待來自環(huán)境的下一個請求。

　　環(huán)境總是要求下載當(dāng)前最優(yōu)的進(jìn)化電路，因此，IP核必須保存目前為止最優(yōu)的配置，并且在需要的時候提供出去?？蛇M(jìn)化IP核總是屏蔽重構(gòu)過程，因此它對于外部環(huán)境來說是不可見的。

　　對于一些特殊的應(yīng)用，必須為它們開發(fā)專用的可進(jìn)化IP核，因為反映應(yīng)用的要求基因單元和可重構(gòu)電路的體系結(jié)構(gòu)將使進(jìn)化過程優(yōu)于一個隨機(jī)的搜索。由于適應(yīng)度計算是在IP核外進(jìn)行的，因此IP核原則上支持動態(tài)適應(yīng)度函數(shù)和無限的進(jìn)化?？蛇M(jìn)化IP核可以用軟件實現(xiàn)。

　　三 項目實施方案

　　3.1方案基本功能框圖

　　圖2 系統(tǒng)框圖

　　圖3 DWT2D核原理圖

　　圖 4 由四個RTP核構(gòu)成的四拍FIR濾波器