基于RF DAC的電纜系統(tǒng)下游發(fā)射機(jī)設(shè)計(jì)

過去十年間，電纜系統(tǒng)中使用的寬帶數(shù)據(jù)數(shù)量增長迅猛。從2003年起，電纜服務(wù)寬帶數(shù)據(jù)訂閱用戶數(shù)量的復(fù)合年增長率接近14%。近年來，數(shù)據(jù)使用增長的趨勢沒有出現(xiàn)放緩的跡象，因?yàn)樵絹碓蕉嗟南M(fèi)者使用基于網(wǎng)絡(luò)的服務(wù)來實(shí)現(xiàn)視頻流、音頻流和游戲應(yīng)用。

電纜服務(wù)提供商正在升級其分配系統(tǒng)，從而在消費(fèi)者數(shù)據(jù)需求增長的環(huán)境下保持領(lǐng)先地位。傳輸系統(tǒng)的本質(zhì)是從多址傳送系統(tǒng)發(fā)展成多址傳送和窄播相結(jié)合的系統(tǒng)，前者向所有的訂閱者都發(fā)送相同的信號，后者中有些內(nèi)容由所有訂閱者共享，有些內(nèi)容直接發(fā)送至特定的訂閱者。

電纜系統(tǒng)下游發(fā)射機(jī)

數(shù)字電纜發(fā)射機(jī)已從傳統(tǒng)發(fā)射機(jī)發(fā)展到直接調(diào)制技術(shù)，傳統(tǒng)發(fā)射機(jī)中的一對基帶DAC用來驅(qū)動正交調(diào)制器，正交調(diào)制器的本振用來選擇正確的RF頻率。

在直接調(diào)制發(fā)射機(jī)中使用了一個(gè)RF DAC，電纜通道全部創(chuàng)建在數(shù)字域中，通常為FPGA。數(shù)字信號從FPGA發(fā)送至RF DAC，將其轉(zhuǎn)換成模擬信號然后發(fā)送至功率放大器。典型電纜發(fā)射機(jī)的簡化框圖如圖1所示。

圖1(a)使用多個(gè)RF DAC和一個(gè)RF合成器實(shí)現(xiàn)完整電纜頻譜的典型電纜發(fā)射機(jī)框圖(b)使用新型AD9129 RF DAC的新型電纜發(fā)射機(jī)框圖
圖1(a)：使用多個(gè)RF DAC和一個(gè)RF合成器實(shí)現(xiàn)完整電纜頻譜的典型電纜發(fā)射機(jī)框圖
(b)：使用新型AD9129 RF DAC的新型電纜發(fā)射機(jī)框圖

在圖1(a)中，發(fā)射機(jī)由幾個(gè)RF DAC組成，這些RF DAC由幾個(gè)FPGA驅(qū)動，然后每個(gè)RF DAC的輸出發(fā)送至前置放大器。前置放大器的輸出組合后反饋至驅(qū)動電纜設(shè)備的單個(gè)功率放大器。使用該架構(gòu)的原因是，以合理功耗來綜合大量數(shù)字信號的FPGA的柵極數(shù)量和容量是有限的，而且每個(gè)RF鏈都可以針對特定頻帶進(jìn)行優(yōu)化。

RF DAC通常具有信號處理功能，可以限制可能產(chǎn)生的總RF帶寬，但可以減少FPGA的接口要求。上一代RF DAC具有良好的性能，但諧波性能不能滿足嚴(yán)格的DOCSIS規(guī)格，因此需要進(jìn)行細(xì)致的頻率規(guī)劃和RF濾波器設(shè)計(jì)才能達(dá)到可接受的性能。

其架構(gòu)可能采用每個(gè)RF DAC 2、4或8個(gè)256-QAM通道，雖然需要耗費(fèi)額外的硬件成本，但可以提供可擴(kuò)展性。該架構(gòu)存在若干不足之處。隨著所需通道數(shù)量的增加，RF合成器變得更加復(fù)雜，隨著每個(gè)DAC通道的增加，合成器的損耗也會增加。

每個(gè)FPGA+RF DAC+前置放大器鏈的功耗很大，可能達(dá)到每通道10 W。所需的多個(gè)RF鏈可能需要多卡來實(shí)現(xiàn)158通道的完整電纜頻譜，每張卡的功耗為1 kW或更高。在一個(gè)設(shè)備中安放多張卡是為1000戶的群組提供服務(wù)所必需的。

系統(tǒng)變得很大，需要多張卡才能為每個(gè)1000戶的群組提供服務(wù)。因此需要大型設(shè)施或建筑將所有的卡安放在大型機(jī)架或機(jī)殼中，必須特別注意機(jī)架冷卻系統(tǒng)，將建筑保持在適當(dāng)?shù)墓ぷ鳒囟人璧馁M(fèi)用也很高。

如今，由于柵極數(shù)量的增加和細(xì)線CMOS工藝的出現(xiàn)，F(xiàn)PGA可以實(shí)現(xiàn)足夠高的密度，從而在FPGA（驅(qū)動一個(gè)RFDAC）上創(chuàng)建整個(gè)1586MHz寬電纜通道。結(jié)合ADI公司的新型AD9129 RFDAC后，可以設(shè)計(jì)出更加簡化的電纜發(fā)射機(jī)。

圖1(b)顯示的是新型發(fā)射機(jī)的框圖，這種發(fā)射機(jī)能夠合成50MHz～1GHz的整個(gè)下游電纜頻譜。FPGA中的數(shù)字調(diào)制器以2.8GSPS的高采樣速率驅(qū)動AD9129 RFDAC。

DAC具有一個(gè)可選2倍插值器濾波器，可以用來實(shí)現(xiàn)帶外元件的片上數(shù)字濾波，可將有效采樣速率提高到5.6GSPS。DAC輸出采用低通濾波器進(jìn)行濾波，并從Triquint TAT2814發(fā)送至新的高度集成的可變增益放大器和驅(qū)動放大器。

放大器將前置放大器、可變衰減器和驅(qū)動器放大器集成在一個(gè)模塊中，實(shí)現(xiàn)了新的集成水平。這使得無線電部分的布局變得緊湊，并減小了每個(gè)無線電端口的物理尺寸。

設(shè)計(jì)示例

1、RF DAC

AD9129 RF DAC的采樣速率高達(dá)2.8GSPS。這種高采樣速率的優(yōu)點(diǎn)在于，DAC鏡像折疊比之前的解決方案高fDAC/2。這可以防止鏡像在600MHz下折疊，從而降低其抑制要求。數(shù)據(jù)通過時(shí)鐘頻率為700MHz的雙LVDS端口傳輸至DAC，數(shù)據(jù)輸入至?xí)r鐘的兩個(gè)邊沿，每個(gè)端口上的數(shù)據(jù)傳輸速率為1.4GHz。

DAC的電流驅(qū)動架構(gòu)和細(xì)致設(shè)計(jì)可以實(shí)現(xiàn)出色的雜散性能和噪底。DAC采用0.18μm工藝，使得功耗降至約1.1W。

2、低通濾波器

在DAC和放大器之間，無源信號調(diào)理有助于滿足DOCSIS規(guī)格，實(shí)現(xiàn)所需的帶外抑制比和功率波動。設(shè)計(jì)示例中選用了七階橢圓濾波器來解決帶外抑制問題。AD9129 DAC的2.305 GSPS低采樣速率用來評估低通濾波器帶外性能，因?yàn)殓R像在低采樣速率時(shí)折疊在離電纜帶更近的位置。

1GHz通道的鏡像需要特別注意，因?yàn)樗湓?.3GHz的位置，離所需信號僅300 MHz。該設(shè)計(jì)針對1.3GHz鏡像達(dá)到了62.5dBc的鏡像抑制，符合DOCSIS規(guī)格對于帶外抑制比要求。兩個(gè)串聯(lián)諧振均衡器用來解決電纜帶上由于DAC輸出上的sinc滾降和功率放大器中的額外滾降造成的功率波動問題。均衡器在電纜帶中的最高功率通道和最低功率通道之間達(dá)到的功率波動約1.4dB，滿足DOCSIS規(guī)格，無需任何輸入信號的數(shù)字操控。每個(gè)獨(dú)立通道的功率都可以進(jìn)行數(shù)字調(diào)整，以便在電纜帶上實(shí)現(xiàn)更加精細(xì)的調(diào)諧平坦度。

3、輸出放大器

TAT2814輸出放大器將三項(xiàng)功能合并在一個(gè)封裝內(nèi)，大大降低了電路板空間，具有高集成度。這款放大器可能達(dá)到的總增益約30dB。輸出能夠?yàn)?通道256-QAM信號提供高達(dá)+65dBmV的功率。放大器在GaAs工藝中實(shí)現(xiàn)，并針對低功耗進(jìn)行了優(yōu)化。該集成器件的總功耗約4.2W。

4、非線性校正

非線性校正(NLC)用來改進(jìn)整個(gè)信號鏈的帶內(nèi)諧波性能，校正來自DAC和功率放大器的失真，以及可能沿信號鏈產(chǎn)生的其他失真。NLC過程可以進(jìn)行編程設(shè)置，以使電路板滿足規(guī)格要求，或留出指定的裕量，以允許制造容差。NLC校準(zhǔn)僅需幾分鐘，可大大改進(jìn)系統(tǒng)性能。

圖2：設(shè)計(jì)示例輸出端158DOCSIS256-QAM通道的整個(gè)電纜帶

5、測量結(jié)果

我們用AD9129設(shè)計(jì)了一塊優(yōu)化布局的電路板，并測量了其性能。具有所有158個(gè)通道的信號用來測試電纜帶上的電路板響應(yīng)平坦度。圖2所示為以整個(gè)頻帶信號作為輸入的優(yōu)化電路板輸出。最高和最低功率通道之間的功率波動僅約1.4dB，在DOCSIS規(guī)格內(nèi)，且能夠通過數(shù)字操作輸入信號進(jìn)一步改進(jìn)。
測試顯示，電路板可以用4dB裕量來可靠校正，使系統(tǒng)在制造容差內(nèi)保持穩(wěn)定。