新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 采用可升級(jí)測(cè)試平臺(tái)迎接SoC測(cè)試的挑戰(zhàn)

采用可升級(jí)測(cè)試平臺(tái)迎接SoC測(cè)試的挑戰(zhàn)

作者: 時(shí)間:2011-12-02 來(lái)源:網(wǎng)絡(luò) 收藏

系統(tǒng)級(jí)芯片(SoC) 現(xiàn)在是半導(dǎo)體業(yè)界一個(gè)很熱門的字眼,可以說(shuō)是工程突破及新型應(yīng)用的同義詞。由于人們對(duì)消費(fèi)產(chǎn)品的要求日益增長(zhǎng),要求產(chǎn)品功能更多、速度更快、體積更小、性能更好,因而這種用途廣泛的硅片技術(shù)越來(lái)越引人注目。SoC可將復(fù)雜的電子系統(tǒng)集成在一個(gè)芯片上,使得通訊、計(jì)算機(jī)和數(shù)字消費(fèi)市場(chǎng)的高技術(shù)產(chǎn)品制造商對(duì)技術(shù)的選擇也愈加廣泛。

毋庸置疑,SoC技術(shù)開發(fā)正駛?cè)敫咚侔l(fā)展的軌道,關(guān)鍵是要以較低的成本提供高性能多功能產(chǎn)品,這就要求產(chǎn)品開發(fā)人員、SoC設(shè)計(jì)公司、芯片制造商及合約制造商(SCM)緊密合作,在盡可能短的時(shí)間里將通過(guò)測(cè)試功能完好的產(chǎn)品帶給消費(fèi)者。

由于技術(shù)進(jìn)步迅速,同時(shí)消費(fèi)者需求快速多變,再加上產(chǎn)品周期縮短甚至產(chǎn)品面市時(shí)間也在縮短,使得SoC開發(fā)面臨著幾方面的挑戰(zhàn)。

在設(shè)計(jì)領(lǐng)域,因芯片復(fù)雜程度日益增加及產(chǎn)品面市時(shí)間縮短,越來(lái)越多的設(shè)計(jì)人員傾向于采用標(biāo)準(zhǔn)的IP模塊,代工廠也與設(shè)計(jì)公司聯(lián)合起來(lái)開發(fā)“已驗(yàn)證IP”和 “可復(fù)用IP”來(lái)加快產(chǎn)品面世時(shí)間。避免重復(fù)設(shè)計(jì)有助于消除與SoC器件有關(guān)的IP驗(yàn)證瓶頸,但同時(shí)它也預(yù)示要正確選擇與系統(tǒng)兼容的IP模塊。由于很難對(duì)嵌入式IP模塊進(jìn)行測(cè)試,因此缺乏系統(tǒng)知識(shí)最終會(huì)在測(cè)試階段導(dǎo)致災(zāi)難性后果,更重要的是,即使每個(gè)IP模塊都通過(guò)了測(cè)試,它也可能會(huì)造成整個(gè)SoC功能失常。

是一項(xiàng)很復(fù)雜的工作,多功能IP模塊含有邏輯信號(hào)、混合信號(hào)、存儲(chǔ)器及RF部分,從而給測(cè)試人員帶來(lái)了更大的困難。從長(zhǎng)遠(yuǎn)來(lái)看,對(duì)不同的IP內(nèi)核進(jìn)行多次通過(guò)式測(cè)試太過(guò)昂貴,而且也很有可能會(huì)損壞芯片。

在生產(chǎn)測(cè)試方面,對(duì)SCM來(lái)說(shuō)優(yōu)先考慮的是要盡可能經(jīng)濟(jì),并在產(chǎn)能平衡和利用率上具有靈活性。通常他們服務(wù)于不同的客戶,并測(cè)試各種數(shù)量不等的SoC。過(guò)去采用多平臺(tái)方法得到測(cè)試靈活性,通過(guò)系列專用測(cè)試儀分別滿足數(shù)字、模擬和混合信號(hào)的測(cè)試要求。但是自從有了SoC以后,這種測(cè)試方法被證明越來(lái)越困難與昂貴,成本和靈活性都要求使用。

可以很快設(shè)置以符合所有客戶及其產(chǎn)品不斷變化的需求,測(cè)試設(shè)備根據(jù)產(chǎn)品的管腳數(shù)量、速度、分辨率及模擬、高性能數(shù)字和RF性能進(jìn)行改裝,可滿足各種測(cè)試需求。在一個(gè)平臺(tái)上能完成各項(xiàng)應(yīng)用測(cè)試,而且可配置成同時(shí)測(cè)試幾個(gè)不同的器件,或“掃描”/測(cè)試一個(gè)器件的基本功能,這樣使在設(shè)備上的投資大幅下降。

最主要的是它只需更換不同的測(cè)試模塊就可以測(cè)試不同的產(chǎn)品,極大地提高了測(cè)試的靈活性與均衡性。即使SoC復(fù)雜程度不斷增加,設(shè)計(jì)公司也可以采用可測(cè)性設(shè)計(jì)(DFT)來(lái)減少測(cè)試的成本,例如可以并行對(duì)IP模塊同時(shí)進(jìn)行測(cè)試以大幅減少測(cè)試時(shí)間并節(jié)省費(fèi)用。

一個(gè)有趣的現(xiàn)象是一些有先見(jiàn)之明的自動(dòng)測(cè)試設(shè)備(ATE)制造商們?cè)缙诰徒槿氲紻FT開發(fā)中,有效促進(jìn)了測(cè)試平臺(tái)功能與生產(chǎn)工藝的整合,這有助于從設(shè)計(jì)到芯片再到測(cè)試的平滑過(guò)渡,使量產(chǎn)時(shí)間更快,測(cè)試成本更低。

在高度復(fù)雜的SoC市場(chǎng),唯有變化是不變的,SCM別無(wú)它法,只有不斷尋求提高靈活性降低成本才能生存。他們可以通過(guò)采用來(lái)迎接挑戰(zhàn),以便在上取得成功。



評(píng)論


技術(shù)專區(qū)

關(guān)閉