集成電路的電磁兼容測(cè)試

集成電路的電磁相容性正日益受到重視。電子設(shè)備和系統(tǒng)供貨商努力改進(jìn)其產(chǎn)品以滿足電磁兼容規(guī)格，降低電磁發(fā)射和增強(qiáng)抗干擾能力。過去，集成電路供貨商關(guān)心的只是成本，應(yīng)用領(lǐng)域和性能，幾乎很少考慮電磁兼容問題。即使單顆集成電路通常不會(huì)產(chǎn)生較大的輻射，但它還是經(jīng)常成為電子系統(tǒng)輻射發(fā)射的根源。當(dāng)大量的數(shù)字訊號(hào)瞬間同時(shí)切換時(shí)便會(huì)產(chǎn)生許多高頻分量。

尤其是近年來，集成電路頻率越來越高，整合的晶體管數(shù)目越來越多，集成電路的電源電壓越來越低，芯片特征尺寸進(jìn)一步減小，但越來越多功能，甚至是一個(gè)完整的系統(tǒng)都能被整合在單一芯片中，這些發(fā)展都使芯片級(jí)電磁兼容更加突出。現(xiàn)在，集成電路供貨商也必須考慮自己產(chǎn)品電磁兼容方面的問題。

集成電路電磁兼容的標(biāo)準(zhǔn)化

由于集成電路的電磁兼容是一個(gè)相對(duì)較新的學(xué)科，盡管對(duì)電子設(shè)備及子系統(tǒng)已經(jīng)有了較詳細(xì)的電磁兼容標(biāo)準(zhǔn)，但對(duì)集成電路來說，其測(cè)試標(biāo)準(zhǔn)卻相對(duì)滯后。國(guó)際電工委員會(huì)第47A技術(shù)分委會(huì)(IEC SC47A)早在1990年就展開集成電路的電磁兼容標(biāo)準(zhǔn)研究。此外，北美的汽車工程協(xié)會(huì)也開始制訂自己的集成電路電磁兼容測(cè)試標(biāo)準(zhǔn)SAE J 1752，主要著重在發(fā)射測(cè)試部份。1997年，IEC SC47A所屬的第九工作組WG9成立，專門研究集成電路電磁兼容測(cè)試方法，參考了各國(guó)的建議，至今相繼出版了150kHz~1GHz的集成電路電磁發(fā)射測(cè)試標(biāo)準(zhǔn)IEC61967和集成電路電磁抗擾度標(biāo)準(zhǔn)IEC62132。此外，在脈沖抗擾度方面，WG9也正制訂相關(guān)標(biāo)準(zhǔn)IEC62215。

目前，IEC61967標(biāo)準(zhǔn)用于頻率為150kHz~1GHz的集成電路電磁發(fā)射測(cè)試，包括以下六個(gè)部份：

1. 通用條件和定義(參考SAE J1752.1)；
2. 輻射發(fā)射測(cè)量方法─TEM小室法(參考SAE J1752.3)；
3. 輻射發(fā)射測(cè)量方法─表面掃描法(參考SAE J1752.2)；
4. 傳導(dǎo)發(fā)射測(cè)量方法─1Ω/150Ω直接耦合法；
5. 傳導(dǎo)發(fā)射測(cè)量方法─法拉第罩法WFC(workbench faraday cage)；
6. 傳導(dǎo)發(fā)射測(cè)量方法─磁場(chǎng)探棒法。

IEC62132標(biāo)準(zhǔn)用于頻率為150kHz~1GHz的集成電路電磁抗擾度測(cè)試，包括以下五部份：

1. 通用條件和定義；
2. 輻射抗擾度測(cè)量方法─TEM小室法；
3. 傳導(dǎo)抗擾度測(cè)量方法─大量電流注入法(BCI)；
4. 傳導(dǎo)抗擾度測(cè)量方法─直接射頻功率注入法(DPI)；
5. 傳導(dǎo)抗擾度測(cè)量方法─法拉第罩法(WFC)。

IEC62215標(biāo)準(zhǔn)用于集成電路脈沖抗擾度測(cè)試，包括以下三部份，但尚未正式出版：

1. 通用條件和定義；
2. 傳導(dǎo)抗擾度測(cè)量方法─同步脈沖注入法；
3. 傳導(dǎo)抗擾度測(cè)量方法─隨機(jī)脈沖注入法參考(IEC61000-4-2和IEC61000-4-4)。
   

電磁發(fā)射測(cè)試標(biāo)準(zhǔn)IEC61967

通用條件和定義

IEC61967的通用條件和定義包含下列幾項(xiàng)：

傳感器：TEM小室、場(chǎng)探棒等；

頻譜儀或接收機(jī)：頻率范圍覆蓋150kHz-1GHz，峰值檢波、具備最大值保持功能，分辨率頻寬的設(shè)置如下表：

表1：分辨率頻寬的選擇。

電源：用電池供電或采用低射頻噪音的電源；

測(cè)試溫度：23℃±5℃；

環(huán)境噪音：除被測(cè)IC外其余外圍電路供電時(shí)，所測(cè)到的背景噪音低于限值至少6dB，必要時(shí)可采用前置放大器；

測(cè)試電路板：通常集成電路測(cè)試需要安裝在一塊印刷電路板上，為提高測(cè)試的方便性與重復(fù)性，標(biāo)準(zhǔn)規(guī)定了電路板的規(guī)格，如下圖所示，標(biāo)準(zhǔn)電路板的大小與TEM小室頂端的開口大小匹配，板上既可以整合IEC61967發(fā)射測(cè)試需要的1Ω/150Ω直接耦合法阻抗匹配網(wǎng)絡(luò)，磁場(chǎng)探棒法測(cè)試用的跡線，也可以整合IEC62132-4用到的耦合電容。

圖1：標(biāo)準(zhǔn)集成電路測(cè)試板。

TEM小室法

圖2：TEM小室法輻射發(fā)射測(cè)試示意圖。

TEM小室其實(shí)就是一個(gè)變型的同軸線：在此同軸線中部，由一塊扁平的芯板作為內(nèi)導(dǎo)體，外導(dǎo)體為方形，兩端呈錐形向通用的同軸組件過渡，一頭連接同軸線到測(cè)試接收機(jī)，另一頭連接匹配負(fù)載，如下圖所示。小室的外導(dǎo)體頂端有一個(gè)方形開口用于安裝測(cè)試電路板。其中，集成電路的一側(cè)安裝在小室內(nèi)側(cè)，互聯(lián)機(jī)和外圍電路的一側(cè)向外。這樣做使測(cè)到的輻射發(fā)射主要來源于被測(cè)的IC芯片。受測(cè)芯片產(chǎn)生的高頻電流在互連導(dǎo)線上流動(dòng)，那些焊接接腳、封裝聯(lián)機(jī)就充當(dāng)了輻射發(fā)射天線。當(dāng)測(cè)試頻率低于TEM小室的一階高次模頻率時(shí)，只有主模TEM模傳輸，此時(shí)TEM小室端口的測(cè)試電壓與干擾源的發(fā)射大小有較好的定量關(guān)系，因此，可用此電壓值來評(píng)定集成電路芯片的輻射發(fā)射大小。

表面掃描法

圖3：表面掃描法測(cè)試圖。

IEC 61967標(biāo)準(zhǔn)中的這一部份可測(cè)試集成電路表面電場(chǎng)和磁場(chǎng)的空間分布狀態(tài)，測(cè)試示意圖如下所示：使用電場(chǎng)探棒或磁場(chǎng)探棒機(jī)械地掃過集成電路的表面，記錄每次的頻率、發(fā)射值和探棒的空間位置，透過軟件進(jìn)行后處理，各頻率點(diǎn)場(chǎng)強(qiáng)的空間分布圖可用有色圖譜表示。這種方法所能達(dá)到的效果與機(jī)械定位系統(tǒng)的精確度及所用探棒尺寸密切相關(guān)。此方法可用于一般的PCB，所以未必要采用IEC61967-1中推薦的標(biāo)準(zhǔn)測(cè)試電路板。透過對(duì)集成電路表面進(jìn)行電場(chǎng)和磁場(chǎng)掃描，可以準(zhǔn)確定位集成電路封裝內(nèi)電磁輻射過大的區(qū)域。標(biāo)準(zhǔn)推薦使用部份屏蔽的微型電場(chǎng)探棒和單匝的微型磁場(chǎng)探棒，這兩種近場(chǎng)探棒都可用0.5mm的半剛體同軸電纜制作。

1Ω/150Ω直接耦合法

圖4：1Ω/150Ω直接耦合法測(cè)試示意圖。

IEC61967-4分為兩種方法：1Ω測(cè)試法和150Ω測(cè)試法。1Ω測(cè)試法用來測(cè)試接地接腳上的總干擾電流，150Ω測(cè)試法用來測(cè)試輸出端口的干擾電壓。離開芯片的射頻電流匯流到集成電路的接地接腳，因此對(duì)地回路射頻電流的測(cè)量可較好地反映集成電路的電磁干擾大小。用1Ω的電阻串聯(lián)在地回路中，一方面可用來取得地回路的射頻電流；另一方面，可實(shí)現(xiàn)測(cè)試設(shè)備與接地接腳端的阻抗匹配。150Ω測(cè)試法可用來測(cè)試單根或多根輸出訊號(hào)線的干擾電壓，150Ω阻抗代表線束共模阻抗的統(tǒng)計(jì)平均值。為實(shí)現(xiàn)150Ω共模阻抗與50Ω的測(cè)試系統(tǒng)阻抗的匹配，必須采用阻抗匹配網(wǎng)絡(luò)。測(cè)試圖如下所示。

法拉第罩法(WFC)

圖5：法拉第罩法發(fā)射測(cè)試示意圖。

法拉第罩法可測(cè)試電源線和輸入輸出訊號(hào)在線的傳導(dǎo)干擾電壓。將裝有集成電路的標(biāo)準(zhǔn)電路板或應(yīng)用電路板放入法拉第罩中，電源線和訊號(hào)線進(jìn)出法拉第罩都要經(jīng)過濾波處理，法拉第罩上測(cè)試端口接測(cè)試儀器，待測(cè)端口接50Ω匹配負(fù)載，較好的屏蔽環(huán)境降低了測(cè)試的背景噪音，測(cè)試路徑串聯(lián)100Ω電阻用來實(shí)現(xiàn)150Ω共模阻抗與50Ω射頻阻抗的匹配，測(cè)試原理圖如下所示。

磁場(chǎng)探棒法

圖6：磁場(chǎng)探棒法測(cè)試示意圖。

磁場(chǎng)探棒法是透過測(cè)試PCB板導(dǎo)線上的電流來評(píng)定集成電路的電磁發(fā)射。芯片接腳透過PCB板上的導(dǎo)線與電源或外圍電路相連，它產(chǎn)生的射頻電流可用一個(gè)靠近的磁場(chǎng)探棒獲取，由電磁感應(yīng)定律，探棒輸出端的電壓正比于導(dǎo)線上的射頻電流。磁場(chǎng)探棒的結(jié)構(gòu)細(xì)節(jié)和推薦尺寸在標(biāo)準(zhǔn)中有詳細(xì)描述，測(cè)試圖如下所示：

電磁抗擾度測(cè)試法IEC62132

通用條件和定義

為了評(píng)定芯片的抗擾度性能，需要一個(gè)易于實(shí)現(xiàn)且可重復(fù)的測(cè)試方法。芯片的抗擾度可分為輻射抗擾度和傳導(dǎo)抗擾度，需要得到集成電路產(chǎn)生故障時(shí)的射頻功率大小?？箶_度測(cè)試將集成電路工作的性能狀態(tài)分為五個(gè)等級(jí)，測(cè)試時(shí)，連續(xù)波和調(diào)幅波測(cè)試要分別進(jìn)行，調(diào)變方式也是采用1kHz 80%調(diào)變深度的峰值電平恒定調(diào)幅，這些要求都與汽車零件的抗擾度測(cè)試標(biāo)準(zhǔn)ISO11452相似。

TEM小室法

圖7：TEM小室法法輻射抗擾度測(cè)試示意圖

IEC61967-2中的TEM小室也可以用來進(jìn)行抗擾度的測(cè)試，小室一端將接收機(jī)換成訊號(hào)源和功率放大器，小室另一端接適當(dāng)?shù)钠ヅ湄?fù)載。在小室中設(shè)立起來的TEM波與遠(yuǎn)場(chǎng)的TEM波非常類似，適合用來進(jìn)行電磁抗擾度的測(cè)試。此外，為了實(shí)時(shí)地監(jiān)視集成電路的工作狀態(tài)，還需要配套的狀態(tài)監(jiān)視設(shè)備。測(cè)試圖如下：

大量電流注入法(BCI)

圖8：BCI測(cè)試示意圖。

本方法是對(duì)連接到集成電路接腳的單根纜線或線束注入干擾功率，透過注入探棒被測(cè)電纜由于感性耦合而產(chǎn)生干擾電流，此電流的大小可由另一個(gè)電流探棒測(cè)出。這種方法其實(shí)是由汽車電子抗擾度測(cè)試發(fā)展而來，可參見ISO11452-4，測(cè)試圖如下所示：

直接射頻功率注入法(DPI)

圖9：DPI測(cè)試示意圖。

與BCI方法采用感性注入相對(duì)應(yīng)，DPI方法采用容性注入。射頻訊號(hào)直接注入在芯片單只接腳或一組接腳上，耦合電容同時(shí)具備隔離作用，避免了直流電壓直接加在功率放大器的輸出端，測(cè)試示意圖如下所示：

法拉第罩法WFC

圖10：法拉第罩法抗擾度測(cè)試示意圖。

法拉第罩傳導(dǎo)抗擾度測(cè)量法采用IEC61967-5的法拉第罩，只須將接收機(jī)換成訊號(hào)源和功率放大器，測(cè)試圖如下所示。屏蔽的結(jié)構(gòu)和良好的濾波使射頻干擾訊號(hào)被限制在法拉第罩內(nèi)部，可有效地保護(hù)測(cè)試作業(yè)人員。

測(cè)試系統(tǒng)方案范例

圖11：集成電路電磁發(fā)射測(cè)試配置圖。

圖12：集成電路電磁抗擾度測(cè)試配置圖。

針對(duì)IEC61967的各項(xiàng)測(cè)試，RS提出了經(jīng)認(rèn)證的接收機(jī)RS ESCI，結(jié)合各種附件，即可完成集成電路電磁發(fā)射測(cè)試標(biāo)準(zhǔn)。RS ESCI同時(shí)具有接收機(jī)和頻譜儀的功能，完全符合標(biāo)準(zhǔn)CISPR16-1-1。工作頻率范圍是9kHz~3GHz，內(nèi)建預(yù)選器和20dB的前置放大器，具有峰值、準(zhǔn)峰值、有效值、線性平均和CISPR平均檢波器，各檢波器可以用條形圖顯示，且具有峰值保持功能，透過GPIB總線接口可由RS EMC32軟件包實(shí)現(xiàn)遠(yuǎn)程控制，發(fā)射測(cè)試配置如下圖所示。

針對(duì)IEC62132的各項(xiàng)抗擾度測(cè)試，RS公司采用整合測(cè)試系統(tǒng)RS IMS，結(jié)合各種附件，即可完成所有的集成電路抗擾度測(cè)試。RS IMS是一款緊密型的測(cè)試設(shè)備，覆蓋頻率9kHz~3GHz，內(nèi)建了訊號(hào)源、切換開關(guān)、功率計(jì)和功率放大器，同時(shí)也可控制外部功率放大器；透過GPIB總線接口可由RS EMC32軟件包實(shí)現(xiàn)遠(yuǎn)程控制，抗擾度測(cè)試配置如下圖所示。

隨著工作頻率及芯片復(fù)雜度的不斷成長(zhǎng)，集成電路電磁輻射及抗擾度測(cè)試也必須持續(xù)發(fā)展以適應(yīng)新的要求：測(cè)試向高頻方向發(fā)展，為了突破1GHz的限制，不少國(guó)家和企業(yè)已經(jīng)采用GTEM小室法，彌補(bǔ)TEM小室測(cè)試頻率限值的不足；脈沖抗擾度測(cè)試的標(biāo)準(zhǔn)化也正進(jìn)行中。即將出版的標(biāo)準(zhǔn)IEC62215將能與IEC62132互補(bǔ)，預(yù)計(jì)將更全面地考慮集成電路遭受電磁干擾時(shí)的情形。