PCIE3.0的發(fā)射機(jī)物理層測試

一、PCIE 3.0與 PCIE 2.0

PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時鐘恢復(fù)，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位數(shù)據(jù)進(jìn)行傳輸，這樣鏈路中將會有20%信息量是無效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數(shù)據(jù)，編碼方式也不可或缺，因此在PCIE 3.0中還通過使用128B/130B的編碼方式(無效信息量減低為1.5625%)，同時使用加擾的方式(即數(shù)據(jù)流先和一個多項式異或得到一個更加隨機(jī)性的數(shù)據(jù)，到接收端使用同樣的多項式將其恢復(fù)出來)來實現(xiàn)數(shù)據(jù)傳輸密度和直流平衡以及時鐘恢復(fù)的實現(xiàn)。另外一個區(qū)別是，PCIE 3.0規(guī)范已經(jīng)要求接收機(jī)測試為必測項目，而PCIE 2.0是選測項目。下表所示為PCI Express 2.0與PCI Express 3.0的主要不同點的對比。

二、PCIE 3.0發(fā)射機(jī)物理層測試

PCIE 3.0發(fā)射機(jī)測試項目，如下圖(力科的一致性測試軟件中包含的測試項目)所示為PCIE 3.0的CEM規(guī)范(Ver0.3)以及PCIE 3.0的基本規(guī)范(Rev3.0，Ver0.9)中規(guī)定的發(fā)射機(jī)測試項目。

1.TxEQ Preset測試(Test 1.1)

由于PCIE 3.0的速率已經(jīng)達(dá)到8Gb/s，而且傳輸?shù)耐ǖ劳枰?jīng)歷主板至板卡，整個鏈路會比較長，這樣就會導(dǎo)致高速信號比較大的損耗。為了補(bǔ)償通道的損耗，確保接收端信號眼圖能夠張開，通過使用相應(yīng)的加重(去加重或者預(yù)加重)及均衡技術(shù)是非常有必要的。因此PCIE 3.0在發(fā)送端使用了施加去加重(de-emphasis)和前沖(preshoot)功能。

由于不同的設(shè)計或者不同的產(chǎn)品中PCIE 3.0信號傳輸通道的長度是不等的，為了應(yīng)對更多復(fù)雜的情況，PCIE 3.0規(guī)范中規(guī)定了發(fā)送端可實現(xiàn)11種等級的去加重(de-emphasis)和前沖(preshoot)功能。

PCIE 3.0規(guī)范中對這11種等級的去加重(de-emphasis)和前沖(preshoot)功能做了規(guī)定，因此PCIE 3.0發(fā)射機(jī)測試中需要對這11種預(yù)加重和均衡進(jìn)行測試，即驗證發(fā)送端芯片的de-emphasis及preshoot的能力，以確保其能夠滿足規(guī)范的要求。如下圖所示為De-emphasis Preshoot以及Boost的定義和計算方法。

下表4-16所示為摘自PCIE 3.0規(guī)范的Preset 0到Preset 10的系數(shù)及去加重和前沖等級。