基于ISA總線的通用多DSP目標(biāo)系統(tǒng)

3 通用多DSP目標(biāo)系統(tǒng)的硬件設(shè)計(jì)

(1)目標(biāo)系統(tǒng)的地址分配與實(shí)現(xiàn)

每塊DSP目標(biāo)板只占用一組端口地址，每組地址共4個(gè)：數(shù)據(jù)端口、地址端口、復(fù)位端口和控制端口。組起始地址通過4b跳線開關(guān)加以選擇，設(shè)開關(guān)值為n，則板卡起始地址為360-4×n(記作port)，其他3個(gè)端口地址分別為port+2，port+4，port+6。在FPGA中采用如圖2所示的邏輯，實(shí)現(xiàn)了目標(biāo)系統(tǒng)板端口地址的動(dòng)態(tài)分配。

數(shù)據(jù)端口port 用于實(shí)現(xiàn)對(duì)DSP內(nèi)部存儲(chǔ)器的讀寫操作，完成DSP與上位機(jī)之間的數(shù)據(jù)傳輸。

地址端口port+2 用于提供對(duì)DSP進(jìn)行讀寫操作時(shí)DSP內(nèi)部程序存儲(chǔ)區(qū)(PM)或數(shù)據(jù)存儲(chǔ)區(qū)(DM)的起始地址。

復(fù)位端口port+4 用于對(duì)DSP進(jìn)行復(fù)位操作，實(shí)現(xiàn)對(duì)DSP的軟復(fù)位。

控制端口port+6 用于選擇要操作的DSP。

(2)控制信號(hào)的形成

目標(biāo)板上6片DSP占用同一端口地址，系統(tǒng)工作時(shí)，可以對(duì)任意DSP的任一數(shù)據(jù)區(qū)進(jìn)行讀寫操作。對(duì)DSP的片選信號(hào)是通過對(duì)控制端口的操作來實(shí)現(xiàn)的。當(dāng)A2A1=11時(shí)，對(duì)應(yīng)于DSP的控制端口，這時(shí)數(shù)據(jù)線的低3位(DATA[2．．0])用于指定6個(gè)DSP中的一個(gè)。

4 下載軟件設(shè)計(jì)

ADSP2181片內(nèi)集成了一個(gè)可以訪問其內(nèi)部存儲(chǔ)器的16 b IDMA端口，主機(jī)通過此端口可以訪問ADSP2181片內(nèi)的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的任一單元，實(shí)現(xiàn)對(duì)DSP下載文件、傳輸數(shù)據(jù)等操作，這一過程是通過上位機(jī)對(duì)DSP的IDMA端口的操作來完成的。本文設(shè)計(jì)了基于VB的通用多DSP目標(biāo)系統(tǒng)的下載軟件，通過上位機(jī)對(duì)目標(biāo)系統(tǒng)進(jìn)行各種操作。

(1)端口選擇 選擇一組端口地址，他應(yīng)與目標(biāo)板的端口地址相一致；

(2)處理器選擇 選擇所要進(jìn)行讀寫操作及下載的處理器號(hào)(1#～6#)；

(3)下載文件選擇 選擇要加載到指定DSP的程序；

(4)下載 執(zhí)行下載操作，并自動(dòng)檢查加載是否成功，若不成功，則重新加載；

(5)讀處理器選擇 調(diào)用讀處理器模塊，讀選定處理器的指定單元的內(nèi)容；

(6)寫處理器選擇 調(diào)用寫處理器模塊，在所選的處理器的指定單元寫入數(shù)據(jù)。

5 結(jié) 語

通用多DSP目標(biāo)系統(tǒng)，在地址分配上充分考慮到了ISA總線和定點(diǎn)ADSP2181的特點(diǎn)，采用地址的動(dòng)態(tài)分配技術(shù)，有效地節(jié)省了系統(tǒng)的資源。下載軟件可以對(duì)1片或多片DSP進(jìn)行文件下載、讀、寫等操作，極大地增強(qiáng)了系統(tǒng)的通用性與靈活性。該系統(tǒng)可用于各種算法的硬件平臺(tái)和早期研發(fā)，具有較高的應(yīng)用價(jià)值。