PDIUSBDl2芯片在USB接口電路中的應(yīng)用

2．2 數(shù)據(jù)信號驅(qū)動

USB使用一個差模驅(qū)動器來實現(xiàn)向USB電纜傳輸USB數(shù)據(jù)信號。在低輸出狀態(tài)，驅(qū)動器穩(wěn)態(tài)輸出的變化幅度必須是VOL＜0．3V，此時應(yīng)有1．5kΩ負載加到3．6V電源上；在高輸出狀態(tài)，驅(qū)動器穩(wěn)態(tài)輸出的變化幅度必須使Vho＞2．8V，此時在地上有15kΩ負載，差模高輸出狀態(tài)和低輸出狀態(tài)之間輸出的變化幅度必須很好地進行平衡，從而將信號偏差減至最小。另外，還需要驅(qū)動器上的擺動速率控制功能把輻射噪音和串話減至最小。驅(qū)動器輸出必須支持三態(tài)操作，以此來進行雙向半雙工通信。同時還需高阻抗來將那些正在進行熱插入操作或已經(jīng)連接了但電源卻沒有接通的下行設(shè)備同端口隔離開來。相對于沒有損壞的局部參考地而言，驅(qū)動器必須能承受信號管腳上的一o．5～3．8V電壓。

2．3 數(shù)據(jù)信號接收

接受USB數(shù)據(jù)信號時也必須利用1個差模輸入接受器。當(dāng)2個差模數(shù)據(jù)輸入以地電位作為參考，并且處于0．8-2．5V這樣的范圍之間時，接受器具有的靈敏度至少200mV，這稱為共模輸入電壓范圍。當(dāng)差模信號線不在共模范圍之內(nèi)時，也要求能進行正確的數(shù)據(jù)接受。如果在沒有損壞并以本地地電位作電位參考的條件下，接收器所能接收的穩(wěn)態(tài)電平輸入電壓應(yīng)該位于一o．5-3．8V之間。另外對于不同的接收器而言，每一條信號線都必須有1個單端接收器，這樣接收器必須具有1個位于0。8～2．0V之間(TTL輸入)這樣的開關(guān)閥值電壓。

3 USB接口工作電路主要參數(shù)

3．1 數(shù)據(jù)編碼／解碼

在傳輸信號時，USB應(yīng)用了NRZI編碼方式。在NRZI編碼中，"1"由不出現(xiàn)電平變化來表示，而"0"由電平發(fā)生變化來表示。圖4給出一個數(shù)據(jù)流和等同的NRZI碼流，其中高電平代表數(shù)據(jù)線上的J狀態(tài)，而圖示代表了NRZI編碼過程。一串"0"會使得NRZI數(shù)據(jù)每比特周期都會出現(xiàn)跳變，而一串連"1"則使得數(shù)據(jù)中長時間不會出現(xiàn)變化。

3.2 比特填充

為了保證信號有足夠的變化，在USB上發(fā)送一個分組數(shù)據(jù)時，傳輸設(shè)備要進行比特填充。如圖5所示，對于USB上進行NRZI編碼之前，在數(shù)據(jù)流內(nèi)每6個連"1"之后都應(yīng)該插入1個"0"，從而在NRZI數(shù)據(jù)流中強制加入1個變化。這樣在邏輯上至少每7個比特周期，接收器就會接收到1個數(shù)據(jù)變化，以保證數(shù)據(jù)和時鐘相互鎖定。接收器必須對NRZI數(shù)據(jù)進行解碼，識別填充比特并丟失他們。比特填充sync(同步)模式開始進行，并貫穿于整個傳輸過程中。用于終止該sync方式的數(shù)據(jù)"1"，將作為一個序列中的第1個數(shù)據(jù)而加以計數(shù)。比特填充總是被強制執(zhí)行，不會有什么例外。如果比特填充原則需要的話，即使該比特是分組結(jié)束(EOP)信號之前的最后一個比特，也會在最后面插入-個"0"比特。

3．3 數(shù)據(jù)信號速率

全速數(shù)據(jù)速率的標(biāo)稱值是12Mb／s。對于全功能設(shè)備的數(shù)據(jù)速率容差為±0．25％。為了符合幀時間間隔精度的需要，主控制器的精度必須保證其優(yōu)于±0．05％。對于低速率名譽上為1．5Mb／s，所允許的頻率容差為±1．5％。這一誤差包括下列原因所產(chǎn)生的不準確性：最初的頻率的正確度、晶體容性負載、提高給振蕩器的電壓、溫度和老化。低速率的的抖動應(yīng)該小于10ns，這一容差允許在低速率設(shè)備中實用價格較低振蕩器。

4 結(jié) 論

近幾年來，隨著大量支持USB的個人電腦及Windows的廣泛應(yīng)用，使用USB接口設(shè)備(攜式、手提式電子產(chǎn)品的日益增多)也以驚人的述度發(fā)展。這里詳細介紹了PDIUSBDl2芯片在USB接口電路方面的應(yīng)用。所以，對于廣大的工程師設(shè)計人員來說，USB是設(shè)計外設(shè)接口時的首選總線。