新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種新型的鎖相技術(shù)—柔性鎖相環(huán)路及其控制方案研究

一種新型的鎖相技術(shù)—柔性鎖相環(huán)路及其控制方案研究

作者: 時(shí)間:2012-09-10 來(lái)源:網(wǎng)絡(luò) 收藏

假設(shè)三相輸入電源電壓畸變即電壓中含有零序、負(fù)序和諧波分量。對(duì)于零序,做C32變換后其值為0,對(duì)結(jié)果沒(méi)有影響,所以不予考慮。此時(shí)的三相電壓為

ua=[U1nsin(nω tφ1n)+U2nsin(nωtφ2n)]

ub=[U1nsin(nωtφ1n-120°)+U2nsin(nω tφ2n+120°)]

uc=[U1nsin(nωtφ1n+120°)+U2nsin(nω tφ2n-120°)](4)

式中:下標(biāo)為1的表示正序,下標(biāo)為2的表示負(fù)序;

n表示諧波次數(shù)(當(dāng)n等于1時(shí)表示基波);

U表示電壓有效值;

φ表示初相角;

ω為電網(wǎng)電壓角頻率。

從而可以得到

uq=U1nsin[(n-1)ωtφ1n]-U2nsin[(n+1)ωtφ2n](5)

由式(5)可以看出,僅有基波正序轉(zhuǎn)換為直流分量,其他分量經(jīng)過(guò)轉(zhuǎn)換都是頻率較高的分量。經(jīng)過(guò)濾波,將這些高頻分量濾除,則SPLL的輸出就不受負(fù)序、零序和諧波的影響。這就保證了在畸變輸入電壓的情況下,SPLL能夠正確地鎖定輸入電壓的基波正序。關(guān)于濾波,因系統(tǒng)中存在兩個(gè)積分環(huán)節(jié),對(duì)高頻分量有較強(qiáng)的抑制作用,所以,一般不需要額外的濾波環(huán)節(jié)。但是當(dāng)在三相輸入電壓嚴(yán)重不平衡時(shí),負(fù)序分量很大,若要將其完全濾除,所需時(shí)間較長(zhǎng),從而影響系統(tǒng)的動(dòng)態(tài)響應(yīng)時(shí)間。為此,可在pq后加入一個(gè)濾波環(huán)節(jié)來(lái)加速負(fù)序分量的濾除,如圖3所示,從而在保證濾除負(fù)序分量的情況下,系統(tǒng)有較短的動(dòng)態(tài)響應(yīng)時(shí)間。

圖3 改進(jìn)的SPLL結(jié)構(gòu)框圖

3 以SPLL為基礎(chǔ)的控制方案

由式(3)可知,uq代表輸入電壓的相位信息,up代表輸入電壓的幅值信息。在相位鎖定的情況下,前者為零,后者是一僅和幅值有關(guān)的直流分量。利用uq構(gòu)建SPLL達(dá)到鎖相的目的,而利用up可將理想負(fù)載電壓轉(zhuǎn)換為一常數(shù)和實(shí)際輸入的電源側(cè)電壓經(jīng)轉(zhuǎn)換后相減,得到有功分量上需要補(bǔ)償?shù)闹担俳?jīng)反變換即可得到最終的指令。其控制框圖如圖4所示。

圖4 利用瞬時(shí)無(wú)功獲得指令

圖4中的上半部分是SPLL,它保證準(zhǔn)確的鎖定電源側(cè)畸變輸入電壓的基波正序相位;下半部分是為保持負(fù)載電壓有恒定的幅值。這種方案對(duì)電壓的幅值和相位分開(kāi)考慮,物理意義比較明顯。而且,若目標(biāo)補(bǔ)償電壓的幅值改變,僅須對(duì)目標(biāo)輸入up進(jìn)行修改,所以比較靈活。如果使用空間矢量PWM調(diào)制(SVPWM)就不須對(duì)指令進(jìn)行反變換,從而節(jié)省大量資源,該方案就更為適用。

使用這種控制方案,得到DVR的補(bǔ)償指令,通過(guò)三角波比較等跟蹤方式控制逆變器的工作,即可達(dá)到補(bǔ)償畸變電壓的目的。其流程如圖5所示。

圖5 DVR工作流程圖

鎖相放大器相關(guān)文章:鎖相放大器原理


評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉