EnDat接口編碼器數(shù)據(jù)采集設(shè)計(jì)方案

圖3 帶附件信息的位置傳輸同時(shí)，編碼器為參數(shù)提供了不同的存儲(chǔ)區(qū)，它們可以被后續(xù)電子設(shè)備讀取，這些區(qū)域可以被編碼器制造商、OEM廠商甚至最終用戶寫入。一些特定的區(qū)域是可以被寫保護(hù)的。不同系列的編碼器支持不同的OEM存儲(chǔ)區(qū)和不同的地址范圍。因此，每一個(gè)編碼器必須讀取OEM存儲(chǔ)區(qū)的分配信息?；诖嗽颍罄m(xù)電子電路應(yīng)基于相對(duì)地址編程，而不能使用絕對(duì)地址。

三 EnDat接口后續(xù)電子設(shè)備的電路設(shè)計(jì)方案

使用者可以根據(jù)EnDat接口協(xié)議和電路電氣特性自行設(shè)計(jì)接口電路進(jìn)行數(shù)據(jù)采集與處理，同時(shí)海德漢也提供了特定的數(shù)據(jù)處理芯片供用戶選擇。如果用戶自行設(shè)計(jì)電路，需遵循EnDat接口的電氣特性，并需要掌握EnDat接口的協(xié)議，保證嚴(yán)格遵循協(xié)議的時(shí)序要求和數(shù)據(jù)幀格式。而如果采用海德漢提供的數(shù)據(jù)處理芯片，則可以簡(jiǎn)化設(shè)計(jì)，用戶只需配置FPGA的寄存器，按照芯片可接受的指令格式發(fā)送指令，就可獲得需要的數(shù)據(jù)。

通過遵循RS 一485 （差分信號(hào)）標(biāo)準(zhǔn)的收發(fā)元件，在后續(xù)電子設(shè)備發(fā)出的同步時(shí)鐘激勵(lì)下，數(shù)據(jù)（位置值和參數(shù)）可以在編碼器和后續(xù)電子設(shè)備之間雙向傳輸。

四 FPGA+軟件宏

海德漢的合作伙伴MAZet公司針對(duì)Xilinx公司的Virtex和Spartan系列及Altera公司的Acex和Cyclone系列提供了EnDat協(xié)議的軟件宏，根據(jù)客戶需求，MAZet公司還可以提供定制軟核。該軟核實(shí)現(xiàn)了EnDat接口的所有功能，用戶可通過6位地址線和16位數(shù)據(jù)線與微控制器進(jìn)行8位或16位的數(shù)據(jù)傳輸。下面是FPGA的模塊圖和電路設(shè)計(jì)。

圖4 FPGA模塊圖

圖5 編碼器和后續(xù)電路連接模塊圖五 結(jié)束語(yǔ)

海德漢公司的EnDat接口在很多行業(yè)已得到廣泛的應(yīng)用，現(xiàn)在它又被提升到嶄新高度。雙向EnDat 2.2接口的時(shí)鐘頻率現(xiàn)已提高到16 MHz，能滿足直接驅(qū)動(dòng)這類高動(dòng)態(tài)性能要求的應(yīng)用，特別是電子工業(yè)的應(yīng)用，時(shí)鐘頻率從8 MHz提高到16 MHz不僅將大大縮短讀取位置信息所需時(shí)間，還可以大幅縮短控制環(huán)的周期。同時(shí)簡(jiǎn)單、經(jīng)濟(jì)的系統(tǒng)設(shè)計(jì)為客戶提供了方便，強(qiáng)大的功能和通用性及具有前瞻的安全設(shè)計(jì)理念引導(dǎo)編碼控制技術(shù)不斷向前發(fā)展。(end)