外部電源eps設(shè)計(jì)中心技術(shù)與芯片的應(yīng)用

1 前言

最近幾年電源產(chǎn)品已經(jīng)取得了突破性的進(jìn)步，但與此同時(shí)，當(dāng)今能源浪費(fèi)的問題已成為國(guó)內(nèi)外越來越關(guān)注的問題，它反映在以下幾個(gè)方面：

⑴ 突出的問題包括：使用礦物燃料的能源資源是有限的，獲取能源的成本也在增加，礦物燃料的消耗也帶來其它負(fù)面影響(即環(huán)境污染)，而可替代能源資源還沒有成熱；

⑵ 所有的家電產(chǎn)品和電子設(shè)備都要消耗電力；

⑶ 不斷增長(zhǎng)的個(gè)人用電子產(chǎn)品通過使用適配器和充電器[外部電源(EPS)]也在消耗能源外部電源。

每年到底消耗多少能源呢?能源浪費(fèi)的數(shù)量估算每年銷售的EPS為10億個(gè)以上；估算正在使用的EPS為100億個(gè)低效線性電源所占EPS的百分比為46%(幾乎一半)。如世界上某發(fā)達(dá)國(guó)家每年EPS浪費(fèi)的能源（30～60）BkW/小時(shí)，約浪費(fèi)（25～50）億美金，它等效于26個(gè)中等規(guī)模的電廠。

2 用節(jié)能理念來推動(dòng)或重新設(shè)計(jì)

電源在輕載時(shí)的高效率是關(guān)鍵因素。工作模式的效率是當(dāng)電源工作在25%、50%、75%及100%負(fù)載時(shí)效率的平均值。在整個(gè)負(fù)載范圍內(nèi)持續(xù)的高效率比重載時(shí)的高效率更加重要，最理想的控制方案是隨負(fù)載的降低頻率也相應(yīng)地降低。

為了解決電源系統(tǒng)提供更高的能量利用效率，國(guó)際上頒布了許多標(biāo)準(zhǔn)，如國(guó)際能源署“1W計(jì)劃”、美國(guó)新版能源之星、美國(guó)80PLUS等。有哪些新的EPS能效標(biāo)準(zhǔn)呢？

新的外部電源(EPS)能效標(biāo)準(zhǔn)：適用于所有功率從小于1W到250W的單路輸出的外部電源(EPS)；等同于Energy Star(EPA)標(biāo)準(zhǔn)(CEC，CECP，AGO，EU);同時(shí)適用于AC-DC和AC-AC適配器及充電器;美國(guó)其它的州也會(huì)用的標(biāo)準(zhǔn)/法規(guī)正在進(jìn)行中；中國(guó)CECP標(biāo)準(zhǔn)從2005年1月1日開始生效；在澳大利亞從200*月1日開始生效；歐盟從2007年1月1日也將采用標(biāo)準(zhǔn)中工作模式時(shí)的相應(yīng)規(guī)定。

隨著這些新標(biāo)準(zhǔn)的出臺(tái)，對(duì)電源設(shè)計(jì)有了新的挑戰(zhàn)。為此，需要有新的舉措來面對(duì)新的挑戰(zhàn)。首先就是要用節(jié)能理念來推動(dòng)或重新設(shè)計(jì)。即：節(jié)能已成為一個(gè)重要的設(shè)計(jì)要求；而今60%的現(xiàn)有方案都無(wú)法滿足新標(biāo)準(zhǔn)的要求；關(guān)于外部電源(EPS)的節(jié)能標(biāo)準(zhǔn)已經(jīng)頒布；不少公司新推出的產(chǎn)品系列能令您的設(shè)計(jì)符合所有日前及提議中的標(biāo)準(zhǔn).再則要用新技術(shù)來應(yīng)對(duì)設(shè)計(jì)挑戰(zhàn)，如為了降低待機(jī)模式的能耗，安森美半導(dǎo)體則側(cè)重于其他技術(shù)，如跳周期待機(jī)模式，PWM控制器主控PFC(輕載時(shí)關(guān)斷PFC以降低待機(jī)能耗)。此外，將諸多新技術(shù)和功能集成到芯片內(nèi)，如DDS(動(dòng)態(tài)自供電)、頻率抖動(dòng)、Soxy-less(無(wú)線圈去磁檢測(cè))等，可起到簡(jiǎn)化外圍電路設(shè)計(jì)的作用，也相應(yīng)減少了功率損耗。值此僅就選擇節(jié)能芯片和利用智能電源管理技術(shù)節(jié)省能源二個(gè)方面加以研對(duì)。

3 節(jié)能芯片的選擇

3.1 Link Switch-LP器件特點(diǎn)及工作方式

⑴LinkSwitch-LP系列的產(chǎn)品特性

易于設(shè)計(jì)、外圍元件數(shù)目很少的解決方案；原邊電路控制器在負(fù)載超過峰值功率點(diǎn)時(shí)限制了輸出電流，無(wú)需電流檢測(cè)電阻；完善的故障保護(hù)—過熱、短路及開環(huán)；可在通用輸入電壓范圍(85VAC-265VAC)內(nèi)操作；圖1為典型應(yīng)用的簡(jiǎn)化電路(a)及輸出特性(b)，突出的特點(diǎn)是節(jié)能技術(shù)：無(wú)需任何附加元件，輕松達(dá)到全球所有的節(jié)能標(biāo)準(zhǔn)；在265VAC輸入時(shí)的空載能耗

⑵LinkSwitch-LP的系統(tǒng)成本優(yōu)勢(shì)

從圖1可知：頻率抖動(dòng)降低了EMI，采用簡(jiǎn)單的EMI濾波；電感既用于濾波又用于保險(xiǎn)絲功能，見圖1中A點(diǎn)部分；內(nèi)部高壓恒流源省去了啟動(dòng)和偏置電路，見圖1中B點(diǎn)部分；內(nèi)部電流檢測(cè)電路省去了外圍的電流檢測(cè)電阻，見圖1中c點(diǎn)部分；嚴(yán)格的器件參數(shù)公差，低的限流點(diǎn)，允許初級(jí)繞組上不使用箱位電路，見圖1中D點(diǎn)部分；低成本的變壓器反饋穩(wěn)壓，見圖1中E點(diǎn)部分；輸出電壓由分壓電阻決定，有精確的FB腳電壓，見圖1中F點(diǎn)部分；開/關(guān)操作不需要頻率補(bǔ)償元件，見圖1中G點(diǎn)部分。針對(duì)有最低成本要求，且對(duì)恒壓／恒流要求寬松的應(yīng)用進(jìn)行了優(yōu)化。

3.2典型應(yīng)用

圖2顯示的是一個(gè)典型的用LNK564IC構(gòu)成的6V 330mA恒壓/恒流(CV/CC)輸出電源電路的替代方案。以下對(duì)方案特點(diǎn)作一分析。

⑴輸入電路

AC輸入差模濾波可由C1和L1形成的極低成本的輸入濾波器得以實(shí)現(xiàn)。LNK564的頻率抖動(dòng)特性省去輸入pi(C、L、C)濾波元件，僅需要一個(gè)大容量電容。加上一個(gè)套管還可使輸入電感L1既用作保險(xiǎn)絲，又用作一個(gè)濾波元件。這一簡(jiǎn)單的濾波保險(xiǎn)絲輸入級(jí)更進(jìn)一步地降低了
系統(tǒng)成本。另一個(gè)可選方案是用一個(gè)保險(xiǎn)絲電阻RFl來提供保險(xiǎn)絲的功能。

在某些應(yīng)用中如果允許EMI的裕量較低及／或降低的輸入耐浪涌能力，那么可以從中線上去掉輸入二極管D2。在這類應(yīng)用中，D1需要是一個(gè)耐壓為800V的二極管。

⑵關(guān)于LNK564開／關(guān)控制

該設(shè)計(jì)采用簡(jiǎn)單的偏置繞組(T1脈沖變壓器的1和2端)電壓反饋方式，由LNK564進(jìn)行開/關(guān)控制。當(dāng)開關(guān)關(guān)閉時(shí)，由R1及R2形成的電阻分壓器決定了脈沖變壓器T1偏置繞組的輸出電壓。在V/I曲線[見圖1(b)]上的恒壓工作區(qū)域，LNK564器件使能／禁止開關(guān)周期以維持FB引腳的電壓為1.69V。二極管D3及低成本陶瓷電容C3提供初級(jí)反饋繞組(T1/3.4)電壓的整流濾波功能。當(dāng)加重的負(fù)載超出恒定功率閾值，F(xiàn)B引腳電壓開始隨電源輸出電壓的下降而降低。內(nèi)部振蕩器頻率在這一區(qū)域內(nèi)線性下降，直到達(dá)到啟動(dòng)頻率50%為止。當(dāng)FB引腳電壓下降到低于自動(dòng)重啟動(dòng)閾值(FB引腳通常為0.8V，這相當(dāng)于電源輸出電壓在1V到1.5V之間)，電源將關(guān)斷100ms，然后再重新開啟100ms。它將會(huì)持續(xù)進(jìn)行這一工作模式直到FB腳超過自動(dòng)重啟動(dòng)閾值。這一功能在輸出短路的情況下可降低平均輸出電流。

該方案中，可將C3提高到0.47mF或更高來進(jìn)一步降低空載耗。

由于LNK564中使用了限流調(diào)節(jié)技術(shù)從而使得限流點(diǎn)公差非常精確，同時(shí)采用較新的變壓器結(jié)構(gòu)技術(shù)得以在初級(jí)電路中實(shí)現(xiàn)無(wú)箝位電路的設(shè)計(jì)。峰值漏極電壓在265VAC輸入時(shí)可以控制在550V之下，對(duì)700V耐壓(BVDss)的MOSFET管來說有非常大的裕量。

⑶輸出整流管的選擇

輸出的整流濾波由輸出整流管D4和濾波電容C5來實(shí)現(xiàn)。由于自動(dòng)重啟動(dòng)特性，平均短路輸出電流大大低于1A，因而可以使用低成本的D4整流管。輸出電路只要能處理電源輸出短路時(shí)的持續(xù)短路電流就可以了。二極管D4為超快恢復(fù)型二極管，用來優(yōu)化輸出V/I特性。備選電阻R3作為假負(fù)載，在空載輸出時(shí)將輸出電壓加以限制。盡管存在這個(gè)假負(fù)載，空載能耗在265VAC時(shí)仍能保持在140mW左右的目標(biāo)范圍內(nèi)。通過將R3的值提高到2.2kW或更高，就可滿足更低的空載能耗要求，并同時(shí)可將輸出電壓限制在9V以下。如需要，可將備選的Zener(齊納)嵌位二極管(VRl)安裝在電路板的左側(cè)的空白位置以便在開環(huán)情況下限制電源最大輸出電壓。

4 利用智能電源管理技術(shù)節(jié)省能源

近幾年來，電源管理技術(shù)有飛躍的發(fā)展，可供選擇的設(shè)計(jì)方案也越來越多。政府環(huán)保團(tuán)體及消費(fèi)者不斷向電子產(chǎn)品廠商施加壓力，敦促他們?cè)谠黾赢a(chǎn)品功能的同時(shí)，也必須降低系統(tǒng)的能耗。目前，便攜式電子產(chǎn)品市場(chǎng)的發(fā)展尤其令人矚目。例如，無(wú)線通信產(chǎn)品不斷推陳出新，功能也越趨多樣化，是帶動(dòng)整個(gè)市場(chǎng)發(fā)展的功臣。照目前的發(fā)展趨勢(shì)看，移動(dòng)電話、個(gè)人數(shù)字助理、MP3播放機(jī)、數(shù)字相機(jī)及便攜式電子游戲機(jī)都朝著外型更小、速度更高、功能更齊備的方向發(fā)展。為了確保/通話時(shí)間/(即電池壽命)可以延長(zhǎng)至滿意的水平，工程師便一直致力于改善電源供應(yīng)子系統(tǒng)的設(shè)計(jì)。

便攜式電子產(chǎn)品的電池壽命取決于兩個(gè)關(guān)鍵因素，其一是電源轉(zhuǎn)換效率，而另一個(gè)因素是系統(tǒng)的能源管理方法。電源轉(zhuǎn)換系統(tǒng)負(fù)責(zé)將電池的供電電壓盡量以最高的效率轉(zhuǎn)為設(shè)計(jì)規(guī)定的供電干線電壓，而能源管理系統(tǒng)則針對(duì)實(shí)際的應(yīng)用情況，實(shí)時(shí)提供剛好能滿足其需要的供電，以節(jié)省能源。

4.1利用Power Wise技術(shù)降低能耗

新—代的節(jié)能技術(shù)側(cè)重于調(diào)節(jié)處理器的頻率及電壓以降低能耗。對(duì)于以電池供電的系統(tǒng)來說，究竟系統(tǒng)能否長(zhǎng)時(shí)間處于開啟狀念，取決于其能耗的大小。單單降低其頻率只會(huì)減少其平均功耗，但不會(huì)減少某一計(jì)算上作所需耗用的能源。系統(tǒng)電壓必須調(diào)低，才可真正是節(jié)省能源。動(dòng)態(tài)電壓調(diào)節(jié)(DVS)及自適應(yīng)電壓調(diào)節(jié)(AVS)這兩種電源管理技術(shù)都可降低系統(tǒng)電壓.

⑴ 什么是自適應(yīng)電壓調(diào)整？該技術(shù)有哪些優(yōu)點(diǎn)？

用于跟蹤系統(tǒng)處理器性能變化的嵌入式自適應(yīng)電源控制器(APC)作出自適應(yīng)電壓調(diào)整。APC通過一個(gè)Power Wise高速低電源接口將系統(tǒng)處理器的頻率、溫度和處理變化準(zhǔn)確地傳遞給外部適應(yīng)電源管理芯片。然后，該電源管理單元根據(jù)性能需求自動(dòng)調(diào)整系統(tǒng)處理器的供給電壓。以前的電壓調(diào)整方案都是開環(huán)回路。CPU控制在頻率/電壓檢查表中維護(hù)的電壓，通過一個(gè)專用接口和電源管理電路來提供電壓。檢查表中的值是否是假與最糟糕情況下的值。自適應(yīng)電壓調(diào)整減輕了CPU干擾并降低了閉環(huán)回路方式的電壓。Power Wise技術(shù)提供的自適應(yīng)電源管理與ARM的Intelligent Energy Manager提供的準(zhǔn)確動(dòng)態(tài)性能設(shè)置相結(jié)合，提供了空前理想的結(jié)果。

⑵ 動(dòng)態(tài)電壓調(diào)節(jié)(DVS)技術(shù)先是將不同的電壓及頻率配對(duì)成不同的組合，調(diào)節(jié)時(shí)便根據(jù)實(shí)際需要挑選最適用的電壓/頻率組合。

己可提供多款電源管理集成電路PMIC，其中包括可支持DVS模式的LP3906、LP3907，以及可支持DVS和AVS兩種模式的LP5550、P5551及LP5552。動(dòng)態(tài)電壓調(diào)節(jié)(DVS)技術(shù)可以節(jié)省耗電及能源，還為供電電壓預(yù)留一些額外的空間，以支持不同工藝及溫度的系統(tǒng)，這個(gè)預(yù)留的額外空間雖然足以應(yīng)付最環(huán)的情況，但實(shí)際應(yīng)用時(shí)便會(huì)浪費(fèi)較多耗電。我們只要關(guān)閉系統(tǒng)的電源供應(yīng)環(huán)路，控制環(huán)路便可靈活調(diào)節(jié)操作電壓，并將之降至最低，以便盡量節(jié)省能源。Power Wise技術(shù)便是利用這個(gè)方法節(jié)能。

4.2 Power Wise特征

Power Wise接口(PW)可以支持智能的能源管理系統(tǒng)。Power Wise是一種針對(duì)系統(tǒng)整體需要的能源管理技術(shù)，確保以電池供電的電子產(chǎn)品可利用自適應(yīng)電壓調(diào)節(jié)(AVS)技術(shù)以及控制不同狀態(tài)的切換。Power Wise技術(shù)采用閉環(huán)AVS系統(tǒng)搭配高速的串行電源管理總線，確保處理器無(wú)論在任何時(shí)候，以任何頻率操作，都可采用最低的電壓，以便將動(dòng)態(tài)能耗降至最低。

Power Wise技術(shù)也可為處理器的電位提供偏壓。由于供電電壓Vdd已調(diào)低，以減少動(dòng)態(tài)損耗，晶體管的閾值電壓也必須調(diào)低，以確保驅(qū)動(dòng)電壓可以保持在較高的水平，但缺點(diǎn)是漏電與靜態(tài)功率損耗會(huì)增加。只要為電位阱提供反向偏壓，漏電便會(huì)減少。此外，以同—供電電壓(Vdd)為例來說，也為電位阱提供正向偏壓，以提高驅(qū)動(dòng)電壓。

可以支持Power Wise閉環(huán)AVS功能的標(biāo)準(zhǔn)系統(tǒng)配置必須有以下的基本元件：內(nèi)置于處理器之內(nèi)的先進(jìn)電源控制器、設(shè)有PWI從屬器的電源管理集成電路，以及將兩者連接一起的雙線PWI串行總線。電源管理集成電路負(fù)責(zé)為處理器提供電壓，電壓大小則由先進(jìn)電源控制器內(nèi)的PWI主控器負(fù)責(zé)調(diào)節(jié)，辨法是由主控器將有關(guān)的命令傳往PWI從屬器，再由相關(guān)的電路進(jìn)行調(diào)節(jié)。

先進(jìn)電源控制端負(fù)責(zé)接收主處理器的命令，為電壓控制過程提供一個(gè)不受處理器影響的操作環(huán)境，以及實(shí)時(shí)跟蹤邏輯電路的操作速度。先進(jìn)電源控制器永遠(yuǎn)處于戒備狀態(tài)，不斷監(jiān)測(cè)系統(tǒng)的一切參數(shù)，例如，系統(tǒng)溫度、負(fù)載、瞬態(tài)、工藝及其他有關(guān)的變動(dòng)都會(huì)受到監(jiān)測(cè)。每當(dāng)先進(jìn)電源控制器收到有關(guān)頻率即將轉(zhuǎn)變的消息，便會(huì)先行做出研判，以確定若以新頻率操作，系統(tǒng)最少需要多少供電才稱為可穩(wěn)定操作。整個(gè)過程由閉環(huán)電路負(fù)責(zé)監(jiān)控，例如先進(jìn)電源控制器先將電壓調(diào)節(jié)命令經(jīng)由PWI接口傳送到PWI從屬器，然后再由伺服裝置將電壓凋節(jié)到適當(dāng)?shù)乃健?BR>
其技術(shù)參數(shù)如下：LP5552輸出數(shù)目為7；輸出電壓及電流有：2個(gè)降壓穩(wěn)壓器為0.8v到1.235v輸出電壓，800mA的輸出電流；5個(gè)降壓穩(wěn)壓器為0.8v到3.3v輸出電壓，高達(dá)250mA的輸出電流。輸入電壓范圍為2.7V至4.8V。接口為PWl 2.0。封裝為micro SMD-38。

4.3 Power Wise技術(shù)應(yīng)用

Power Wise?技術(shù)是先進(jìn)的能源管理解決方案，主要針對(duì)當(dāng)前和未來受能源所限制的數(shù)字設(shè)備，適用于雙內(nèi)核處理器、手機(jī)、便攜式收音機(jī)、個(gè)人數(shù)字助理、以電池供電的電子產(chǎn)品以及便攜式設(shè)備?？蓪?shù)字處理器的能耗降低70%，從而延長(zhǎng)電池壽命、支持更多功能和改善使用者的體驗(yàn)。Power Wise采用自適應(yīng)電壓調(diào)節(jié)（AVS）和閾值電壓調(diào)節(jié)等技術(shù)，將數(shù)字邏輯集成電路的工作和泄漏功耗自動(dòng)降至最低，同時(shí)保持最小的系統(tǒng)開銷。

Power Wise技術(shù)提供在單芯片系統(tǒng)和支持組件之間的一種優(yōu)化的閉環(huán)回路，而無(wú)需CPU干涉。嵌入式Power Wise技術(shù)因?yàn)榭梢院铣?，所以可不受處理器影響?BR>
5 結(jié)束語(yǔ)——電源排序技術(shù)也是一種較為理想之節(jié)能方案

除上述選擇節(jié)能芯片和利用智能電源管理技術(shù)節(jié)省能源二個(gè)方面之外，需指出的是對(duì)于不同類型的產(chǎn)品其節(jié)能技術(shù)方式也有所不同。而電源排序技術(shù)的應(yīng)用也是一種較為理想之方案。因?yàn)樵诤芏啻蠊β氏到y(tǒng)中，空間和冷卻系統(tǒng)的成本都很高。因此，就任何POL轉(zhuǎn)換器而言，做到緊湊、高效率并具有低靜態(tài)電流以滿足新的“綠色”標(biāo)準(zhǔn)都是極端重要的。另外，很多微處理器和數(shù)字信號(hào)處理器(DSP)都需要一個(gè)內(nèi)核電源和一個(gè)輸入/輸出(1/O)電源，這些電源在啟動(dòng)時(shí)必須排序。設(shè)計(jì)人員必須考慮加電和斷電操作時(shí)內(nèi)核和I/O電壓源的相對(duì)電壓和時(shí)序，以符合制造商的性能規(guī)格要求。沒有恰當(dāng)?shù)碾娫磁判?，就可能出現(xiàn)閉鎖或過大的電流消耗，這有可能導(dǎo)致微處理器I/O端口損壞，或存儲(chǔ)器、可編程邏輯器件(PLD)、現(xiàn)場(chǎng)可編程門陣列(FPGA)、數(shù)據(jù)轉(zhuǎn)換器等支持性器件的I/O端口損壞。