倒裝芯片封裝更具競爭力

仍待解決的技術挑戰(zhàn)

隨著業(yè)界繼續(xù)降低技術節(jié)點，還有很多挑戰(zhàn)尚待解決。Hamilton認為，這包括需要改進封裝的電學/熱學性能、對尺寸縮減的持續(xù)需求、更窄的凸點節(jié)距，以及更短的上市時間，并且所有這些都需要在更低成本的前提下實現(xiàn)。

“業(yè)界還需要解決很多問題，像材料內(nèi)的空隙、與低k材料兼容的凸點制作方法、低k材料與封裝的翹曲相關，而翹曲在薄層和無核多層基板中更加突出，”Hamilton表示。

當年業(yè)界從陶瓷基板轉換到有機基板時，也出現(xiàn)了很多嚴重的可靠性問題。Pendse說：“IBM聲稱，采用陶瓷基板和高鉛凸點的倒裝芯片封裝，在35年的運行時間中達到了零失效?！比绻捎糜袡C基板，由基板和芯片CTE失配引起的可靠性問題，以及有機基板自身的性能波動，使得現(xiàn)場失效的可能性大大提升。Pendse還補充：“新的鍵合結構、新的基板和隨之而來的質量波動，以及更高的CTE失配，都是需要解決的巨大挑戰(zhàn)?！?P> 其他的挑戰(zhàn)還有采用倒裝芯片需要密度更高的基板，使得該技術比現(xiàn)行的引線鍵合技術更貴。Pendse介紹說，部分由于金價的上揚，部分由于互連結構和基板設計的不斷創(chuàng)新，目前價格因素的差異已經(jīng)不那么顯著了。但隨著倒裝芯片在更寬的產(chǎn)品范圍得到接受，例如消費類電子產(chǎn)品，價格問題仍將是倒裝芯片技術的一個挑戰(zhàn)。

根據(jù)Brofman和O’Leary介紹，其他方面的挑戰(zhàn)還包括采用新型和改進的硅介電材料后，硅變得更加易碎，與此同時工業(yè)界還在關注超高互連密度的倒裝芯片陣列。芯片-封裝相互作用（CPI）——有限的可靠性、更高帶寬和更高密度——使得各方需要共同協(xié)作來解決這些問題。這也是為什么2008年在紐約州宣布建立一個封裝研發(fā)中心，以解決關鍵的倒裝芯片可靠性挑戰(zhàn)。一個例子是電遷移，由于電流密度過高引起導體中金屬原子的漸進流失，這將可能是窄節(jié)距C4面對的最大問題。

當前趨勢

Brofman和O’Leary都認為，倒裝芯片下一步的演進方向是芯片在插入層或者疊層芯片上的3-D集成。他們還指出，帶有穿透硅通孔（TSV）的芯片和晶圓減薄，以及超窄節(jié)距（50 μm）的新型Cu/Cu和銅柱互連都在開發(fā)中。此外為了滿足先進微處理器日益增長的功率密度要求，他們相信，疊層芯片方法將會在散熱管理上帶來很大挑戰(zhàn)。

Brofman還介紹說，封裝技術還持續(xù)地推動著材料科學與技術的發(fā)展。盡管他也認為碳納米管（CNT）互連還需要一些年的時間，但在近期，很可能采用納米材料作為芯片下填充料、導熱材料和多層復合基板的填充物。

Brofman還指出，在材料沉積領域也有一些新趨勢出現(xiàn)?！俺薈4NP，在形成倒裝芯片互連時，還可以采用傳統(tǒng)BGA所使用的‘下投焊球’的方法?！?P> 那么無鉛的趨勢呢？目前倒裝芯片模塊仍受到歐盟《限制使用有害物質條例》（RoHS）的豁免，并很可能會延續(xù)到2014年?！耙话愕挠^點是如果使用無鉛材料制作凸點，將會遇到大量的可靠性問題，”Pendse介紹說。“即便硅進展到40 nm或更低節(jié)點，由于硅本身變得更脆，以及無鉛焊料本身更硬，這一問題將會更難解決。”工業(yè)界正在嘗試不同的凸點材料和方案，使互連變得更加柔順。

由于全世界范圍內(nèi)電子產(chǎn)品的“綠色化”，長期來看，都會轉向無鉛的芯片互連，因此更多的倒裝芯片用戶將會采用無鉛模塊，這不僅僅是來自于法規(guī)的要求，也更是未來含鉛模塊能否進入市場的不確定性所驅使的，O’Leary介紹說?！岸嘈酒K，特別是兩芯片模塊，已經(jīng)比三年前更受歡迎。由于對電性能的追求，將會更多考慮更薄的基板核（0.4mm或更薄和/或無核有機倒裝芯片基板，”他說?！俺?-D集成在性價比上的提高外，像晶圓級芯片尺寸封裝所使用的晶圓級工藝技術也備受關注。”

Pendse預測，未來兩年內(nèi)倒裝芯片領域的另一個趨勢是不斷滲透那些現(xiàn)在還較空白的領域——像音頻/視頻、錄像機、相機、MP3播放器、數(shù)字電視等這樣的消費類電子產(chǎn)品，可以受益于倒裝芯片出色的RF性能和可微縮能力。

用戶也在探索低成本倒裝芯片基板?！肮I(yè)界一直在尋找可以有效布線以及芯片到基板互連的新設計方法，”Hamilton說?！澳壳罢谘芯康囊环N方法是用激光燒蝕將信號圖案寫到介電層，之后進行金屬化。”

在薄核基板方面，工業(yè)界將進入45nm及以下技術節(jié)點，芯片上晶體管的數(shù)目將會增加，開關速度也會提高，開關電壓將會降低，并且需要更短的信號通路降低寄生效應，Hamilton表示?！盀榱藵M足這些需求，我們已經(jīng)看到，目前標準的高性能倒裝芯片基板的核厚是800μm，業(yè)界已經(jīng)開始向600μm或400μm前進。隨著核厚度的降低，我們面臨更多的基板和封裝翹曲的風險，其共面性將會挑戰(zhàn)當前工業(yè)界已經(jīng)接受的標準。對更薄核以及無核基板的需求已經(jīng)到來，為了戰(zhàn)勝這些風險和挑戰(zhàn)，封裝廠、基板供應商和組裝材料制造商已經(jīng)開始共同協(xié)作努力?！?P> 無核基板可以進一步提高倒裝芯片封裝的電學性能。無核基板中可以采用任一層作為電源或地，并可以在一層內(nèi)完成所有的輸入端布線，在另一層完成所有的輸出端布線。這種基板還給芯片設計人員帶來極大的靈活性。

另一個趨勢是芯片頂部裸露、模塑的大尺寸高性能倒裝芯片?！澳Ｋ艿寡b芯片方案的優(yōu)勢在于可以支持薄核和無核方案，這樣就可以達到甚至超越工業(yè)界對共面性的要求，”Hamilton說。模塑封裝方案可以增進散熱性能，使芯片可以與外部的散熱部件通過一層熱界面材料直接接觸。這也是現(xiàn)有高性能單一或兩芯片封蓋方案的一個低成本替代方案，并提高了BGA焊料連接的可靠性。

最后但仍很重要、并值得討論的是銅焊柱?！安捎煤噶贤裹c倒裝芯片封裝方案進行器件微縮，同時會增加由于非常接近的相鄰凸點導致的嚴重的電遷移風險，”Hamilton解釋說。“這樣情況下，銅焊柱凸點可以降低這種風險，并可得到比當今的焊料凸點更窄的引腳間距。”其他優(yōu)點還包括比焊料凸點更小的芯片/基板縫隙，并可降低阿爾法粒子。 function ImgZoom(Id)//重新設置圖片大小 防止撐破表格 { var w = $(Id).width; var m = 650; if(w

持續(xù)發(fā)展和最終的替代方案？

那么從現(xiàn)在開始倒裝芯片技術會向哪個方向變遷？Pendse介紹說，他期待未來的互連技術會有所不同?！捌鸪?，采用微凸點的TSV互連將會促進倒裝芯片的使用，它們與倒裝芯片不同，但是在同一陣營，”他說?！袄^續(xù)前進的話，可能會出現(xiàn)更好的芯片鍵合技術。之后TSV本身可能會被看作是一種互連。倒裝芯片可能逐漸被其他方法所取代?！币环N可能是將TSV作為互連（圖3），另一種可能是扇出型晶圓級封裝（FOWLP），也被稱為“先芯片封裝（chips-first packaging）”。

圖3. TSV可能最終會取代倒裝芯片。（來源：IBM）

Hamilton還指出，倒裝芯片也是下一代3-D IC架構的關鍵互連技術?！盎ミB和封裝技術的壽命周期非常長，”他說?！暗浆F(xiàn)在，即便倒裝芯片應用和技術已經(jīng)發(fā)展得非常迅速了，還有大量的DIP（通孔互連）封裝存在?！?P> Brofman認為銅/銅鍵合或銅釘頭/凸點的潛力非常大，特別是在3-D集成領域，可能會取代倒裝芯片傳統(tǒng)的焊料沉積方法?！耙恍㊣DM也在開發(fā)小尺寸、低I/O、先芯片封裝技術，并且在低端倒裝芯片模塊方面顯示出良好的前景，”他補充說。