新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 一種基于動態(tài)閾值NMOS的1.2V CMOS動態(tài)閾值模擬乘法器

一種基于動態(tài)閾值NMOS的1.2V CMOS動態(tài)閾值模擬乘法器

作者: 時間:2012-01-02 來源:網(wǎng)絡 收藏
體管個數(shù)為6,且需要額外的偏置電路。文獻的偏置電路功耗大于CMOS本身的功耗。在1.5V電源電壓條件下約為70μA。與文獻的仿真設計結果比較,文中輸出信號帶寬小于文獻的帶寬,主要是由于0.6 μm CMOS工藝限制。文中的功耗要小于文獻,并不需要額外的偏置電路,設計方便。

4 結束語
采用NMOS晶體管作為兩路輸入信號的輸入晶體管,采用4個NMOS和2個有源電阻實現(xiàn)了一種低壓低功耗CMOS電路,節(jié)省了輸入晶體管數(shù)目,節(jié)省了偏置晶體管和偏置電路,實現(xiàn)低壓低功耗的目的?;贑SMC 0.6 μm DPDM CMOS工藝,1.2 V模擬乘法器的輸入信號VinA的頻率為5 MHz,信號峰峰值為1.0 V,而輸入信號VinB的頻率為100 MHz,信號峰峰值為0.5 V,則輸出信號Vout的峰峰值為0.35 V,一次諧波和三次諧波的差值為40 dB。1.2 V模擬乘法器輸出信號的頻帶寬度為375 MHz,平均電源電流約為30 μA,即動態(tài)功耗約為36μW,能直接應用于低功耗通信集成電路的設計。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉