基于開關(guān)電容共模反饋理論分析

圖3中共模反饋的2個(gè)環(huán)路存在公共通路（C2），因此可以斷開公共點(diǎn)分別判斷兩個(gè)環(huán)路的穩(wěn)定性。如果兩個(gè)環(huán)路都穩(wěn)定，則共模反饋環(huán)路是穩(wěn)定的[5]。環(huán)路1一定是穩(wěn)定的，所以只需要保證環(huán)路2是穩(wěn)定的。通過(guò)檢測(cè)此環(huán)路的相位裕度可以檢測(cè)其穩(wěn)定性。

在開關(guān)電容應(yīng)用環(huán)境中，還存在另外一個(gè)共模放大通路Acm1同樣對(duì)輸出共模電壓起作用。減小主放大電路共模增益，以減小輸入共模變化對(duì)輸出共模的影響，使前一級(jí)的輸出共模電壓波動(dòng)不至于影響后一級(jí)的輸出共模電壓。同時(shí)該環(huán)路應(yīng)該保證足夠的相位裕度。

2.3 開關(guān)電容共模反饋電路對(duì)差模環(huán)路的負(fù)載影響分析

開關(guān)電容共模反饋電路對(duì)差分環(huán)路的負(fù)載效應(yīng)可以通過(guò)圖4的模型進(jìn)行分析。

圖4 開關(guān)電容共模反饋對(duì)差模的負(fù)載影響分析等效模型

R1表示開關(guān)電容濾波器的采樣電容等效電阻，C1為全差分放大器反饋電容，CL為差模負(fù)載電容，C’為跨接在輸出端和控制端共模反饋電容C7、C8，R’為開關(guān)電容反饋電路的采樣電容C9、C10的等效電阻。開關(guān)電容共模反饋電路對(duì)差模電路負(fù)載的增加在于共模反饋電容和共模反饋采樣電容的大小。這兩個(gè)電容的絕對(duì)值越小對(duì)差模環(huán)路的影響越小，這也是共模反饋電路設(shè)計(jì)的要求之一。而與之不同的是，共模反饋環(huán)路的穩(wěn)定性和這共模反饋電容的絕對(duì)值沒(méi)有太大的關(guān)系。增大共模反饋采樣電容的值會(huì)增大共模反饋環(huán)路中環(huán)1的建立速度，但同時(shí)也增加了差模反饋環(huán)路的負(fù)載，降低了電路處理速度，并可能造成失真。降低共模反饋電容大小可以減小對(duì)差模反饋環(huán)路的負(fù)載效應(yīng)，同時(shí)對(duì)共模環(huán)路影響不大。

4結(jié)束語(yǔ)

本文在第一次通過(guò)開關(guān)電容共模反饋電路的共模和差模等效連續(xù)時(shí)間模型詳細(xì)分析了其共模特性和對(duì)差模環(huán)路的影響。通過(guò)這個(gè)分析可以更有效的對(duì)開關(guān)電容共模反饋進(jìn)行分析和設(shè)計(jì)。

本文作者創(chuàng)新點(diǎn)：本文在第一次通過(guò)開關(guān)電容共模反饋電路的直流、共模和差模等效模型詳細(xì)分析了其共模特性和對(duì)差模環(huán)路的影響。通過(guò)這個(gè)分析可以更有效的對(duì)開關(guān)電容共模反饋進(jìn)行分析和設(shè)計(jì)。

參考文獻(xiàn)：
[1] Behzad Razavi. Design of Analog CMOS Integrated Circuits[M]. xi’an, Xi’an Jiaotong University Press, 2003. 359-360.
[2] David A. johns, Ken Martin .Analog Integrated Circuit Design[M]. Peking, Peking Industry Press, 2005. 203-204.
[3] Ojas Choksi, L.Richard Carley. Analysis of switched-capacitor common-mode feedback circuit[J]. IEEE trans on circuits and syst—II, 2003, vol. 50: 906-917.
[4] David Hernandez-Garduno, Jose Silva-Martinez. Continuous-Time Common-Mode Feedback for High-Speed Switched-Capacitor Networks[J]. IEEE JSSC, 2005,vol. 40:1610-1617.
[5] Paul J. Hurst, Stephen H. Lewis. Determination of Stability Using Return Ratios in Balanced Fully Differential Feedback Circuits[J]. IEEE trans on circuits and syst—II, 1995,vol. 42: 805-817.
[6] DANIEL SENDEROWICZ, STEPHEN F. DREYER, JOHN H. HUGGINS, CHOWDHURY F. RAHIM, CARLOS A. ABER. A Family of Differential NMOS Analog Circuits for a PCM Codec Filter Chip[J]. IEEE JSSC, 1982, vol. SC-17:1014-1023.
[7] BEDRICH J. HOSTICKA. Dynamic CMOS Amplifiers[J]. IEEE JSCC,1980, vol. SC-15: 887-894.
[8] 王坤,楊文榮,冉峰,劉濤,鄧霜. 一種新型電流運(yùn)算放大器的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2006，22-11： 241-242

作者簡(jiǎn)介：吳鈺淳（1982－），男（漢族），四川人，清華大學(xué)微電子所碩士研究生，從事大規(guī)?；旌闲盘?hào)集成電路研究。
導(dǎo)師簡(jiǎn)介：嚴(yán)利人（1968-）男（漢族），江蘇人，清華大學(xué)微電子研究所副教授，從事高性能集成電路設(shè)計(jì)實(shí)現(xiàn)。
通信地址：100084 北京市清華大學(xué)微電子研究所 16#116