基于MATLAB的1.5位/級10位流水線結構模數轉換器系統(tǒng)仿真(圖)
加入技術交流群
目前，數字信號處理技術在許多通信系統(tǒng)的信息傳輸中得到了越來越廣泛的應用，而在要處理的模擬信號與數字信號處理系統(tǒng)之間需要一個模數轉換界面，把模擬信號轉換成數字信號，以供數字信號處理系統(tǒng)進行信號處理。流水線結構模數轉換器憑借其高速度、高精度得到了廣泛的應用。本文以1.5位/級10位流水線模數轉換器系統(tǒng)為仿真對象，對其性能進行了仿真。
1.5位/級10位流水線模數轉換器結構分析
1.5位/級10位流水線模數轉換器采用了圖1所示的結構，共九級實現10位數字輸出。每級流水線包括子模數轉換器（adc）、子數模轉換器（dac）、減法電路和增益電路。輸入的模擬信號經采樣保持（s/h）后送到第一級，每級子adc產生兩位數字輸出，同時保持的輸入信號減去由子dac變換輸出的模擬量，余量被殘差放大器放大2倍后送入下一級。其中前八級，采用相同的1.5位/級，第九級則是一個標準的2位flash adc。由九級產生的18位數字量送到數字校正電路，產生10位數字輸出。
這種流水線結構的每級應用框圖如圖2所示。為了簡單一些，圖中只畫了單邊結構，實際應用中是采用全差分結構。這里
采用了開關電容電路，在兩相不交疊時鐘下工作。在第一相時鐘其間，輸入信號vin被加到子adc上，子adc有兩個比較電壓，vref/4，-vref/4。輸入信號的變化范圍是從-vref到+vref（差分結構）。同時，輸入信號vin也被加到采樣電容cs和cf上。在第一相時鐘結束時，vin通過cs和cf被采樣，并且子adc的輸出被鎖存。在第二相時鐘時，cf另一端接到運放的輸出端，形成負反饋。而cs的另一端則接到dac的輸出端。通過這個結構在vo端將產生殘差輸出。子adc的輸出通過一個模擬多路器來選擇dac的輸出電壓vdac。1.5位/級流水線模數轉換器的每級傳輸函數如下。
1.5位/級10位流水線模數轉換器的仿真模型
本文建立的10位流水線模數轉換器是由九級級聯而成的，前8級采用了相同的結構。下面給出了前8級每級的模型以及第九級的模型，如圖3所示。
圖(a)中子adc模塊是對采樣以后的模擬信號與參考電壓進行比較輸出兩位的數字量，同時這兩位的數字量經譯碼器譯碼后送到子dac，作為子dac進行數模轉換的依據。子dac模塊主要是根據子adc提供的數字量進行模數轉換，輸出一個模擬量送到加法器。圖(b)是一個標準的2位flash結構的模數轉換器，其原理及實現的功能跟上述子adc基本相同。
1.5位/級10位流水線模數轉換器系統(tǒng)的仿真
圖4是1.5位/級10位流水線模數轉換器的九級系統(tǒng)模型，其中上面的前8個框圖結構與圖3中的圖(a)相同，第九個框圖與圖(b)相同。圖中的下半部分為數字校正電路，因為有了這部分數字校正電路，使模數轉換器對子adc中比較器的要求大大降低，其誤差可以達到±1/2lsb。
評論