基于VHDL的Petri網系統(tǒng)的FPGA實現(xiàn)
加入技術交流群
4變遷時化有色Petri網CTPN的實現(xiàn)
4.1 CTPN網簡介
CTPN＝{P, T, F, C, S, G}為變遷時間化的有色Petri網,其中,
P 是一個有限的庫所集合。庫所包含有色托肯。
T 是一個有限的變遷集合。每個變遷均有一正實數(shù)的持續(xù)時間。一個激發(fā)顏色集與變遷相聯(lián)系,其中每種顏色表明了一種激發(fā)的可能性。
F 是與變遷相聯(lián)系的函數(shù),表明了變遷激發(fā)后其輸入弧和輸出弧上信息的轉換關系,若F為恒等函數(shù),則省略不標。
C 是與庫所相連的顏色的集合,C＝{C1,C2…Ci}。
4.2 CTPN網的元件實現(xiàn)
PROCESS進程是VHDL語言中最有特色的部分。在一個VHDL語言設計中,一個結構體中可以包括多個進程,而進程之間是并發(fā)的關系,同時又可以通過信號實現(xiàn)進程之間的聯(lián)系。在有色Petri網的實現(xiàn)過程中,主要利用了vhdl語言中的進程語句process,根據庫所中的顏色設置所需的進程,并將每一種顏色作為每一個相對應進程的敏感信號,而敏感信號的任何變化都可以啟動進程的運行,當敏感信號不發(fā)生變化時,進程是掛起的,從而實現(xiàn)了有色Petri網中庫所對不同顏色的識別。
如圖5(a)所示為一個簡單的變遷時化有色petri網模型,具有顏色集{b,y},如果P1中有標記b(或y),則變遷T1對于顏色b(或y)是使能的,T1的激發(fā)包括從庫所P1中移去一個標記b(或y),在P2中增加一個標記b(或y)。該模型的庫所和變遷元件的實現(xiàn)如圖5(b)、(c),其部分源程序為:
architecture beh of p_c is
begin
process(clk,reset,inb,outb)
…
end process;
process(clk,reset,iny,outy)
…
end process;…end beh;
變遷元件T_C的實現(xiàn)是將同步PN網中的變遷根據激發(fā)顏色進行細化。將變遷元件T_C和計時器相連即可實現(xiàn)時化的有色變遷,在Max＋PlusⅡ中形成可調用的時化變遷元件timc。
對圖5(a)模型的硬件實現(xiàn)通過調用庫所元件P_C和變遷元件T_C、timc實現(xiàn),其實現(xiàn)的頂層元件圖如圖6(a)所示。并在Max＋PlusⅡ中對其作仿真,波形圖如圖6(b)。
5 本文作者創(chuàng)新點
本文給出了幾種Petri網系統(tǒng)的硬件實現(xiàn)方案,采用VHDL語言分模塊實現(xiàn),描述元件的功能并將元件存入WORK庫中,使設計具有很強的可讀性、可重復性、及可修改性,大大提高了系統(tǒng)的開發(fā)效率。
參考文獻
[1] R. 大衛(wèi)、H. 奧蘭 著,黃建文、趙不賄譯。佩特利網和邏輯控制
器圖形表示工具[M],北京:機械工業(yè)出版社,1996
[2]趙不賄,景亮,嚴仰光。Petri網的硬件實現(xiàn)[J],軟件學報,2002(10):1652－1658
[3] Naehyuck Chang, Wook Hyun Kwon, Jaehyun Park. FPGA-based Implementation of Synchronous Petre Nets, Industrial Elecronics, Contorl and Instrumenation,1996,Proceed.
[4] 祝習兵,胡健生,黃金志。基于CPLD的基本Petri網系統(tǒng)的硬件實現(xiàn)[J],現(xiàn)代電子技術,2004(3):102－105
[5] 趙不賄,嚴仰光,陸繼遠,唐平. 控制電路基于Petri網的圖形化設計與仿真研究[J],電路與系統(tǒng)學報,2005(5):54－58
[6] 沈憲明,白瑞林,章智慧. 基于FPGA的模糊CMAC網絡的硬件實現(xiàn)
[J]. 微計算機信息, 2006, 2-2: 基于FPGA的模糊CMAC網絡的硬件實現(xiàn)
評論