常見(jiàn)問(wèn)答：關(guān)于ISE設(shè)計(jì)套件11.1

10) 何時(shí)可以提供軟件下載？定價(jià)多少？

ISE 設(shè)計(jì)套件 11.1 結(jié)點(diǎn)鎖定許可證的美國(guó)零售起價(jià)為：邏輯版本 2,995 美元、嵌入式版本 3,395 美元、DSP 版本 4,195 美元、系統(tǒng)版本 4,595 美元。靈活的流動(dòng)許可證管理方式目前也可提供。 客戶可從賽靈思網(wǎng)站免費(fèi)下載 ISE 設(shè)計(jì)套件11.1 版本的全功能30天評(píng)估版本。

11) 哪些第三方工具支持賽靈思 FPGA？

賽靈思聯(lián)盟計(jì)劃成員為設(shè)計(jì)工具、IP 內(nèi)核以及 DSP 與嵌入式開發(fā)等關(guān)鍵技術(shù)提供了強(qiáng)大的生態(tài)系統(tǒng)支持。設(shè)計(jì)工具支持涵蓋從合成到驗(yàn)證的所有方面。聯(lián)盟成員包括 Cadence Design Systems、Mentor Graphics 以及 Synopsys 等業(yè)界領(lǐng)先企業(yè)。如欲了解有關(guān)所有賽靈思聯(lián)盟成員的更多信息，敬請(qǐng)?jiān)L問(wèn)：www.xilinx.com/alliance。

12) ISE 設(shè)計(jì)套件中包括哪些新型 IP 內(nèi)核？

ISE 設(shè)計(jì)套件 11.1 版本中提供了眾多全新的 IP 內(nèi)核。

·數(shù)學(xué)函數(shù)：

·Multiply Adder v2.0 —— 執(zhí)行兩個(gè)操作數(shù)的乘法，并采用 XtremeDSP? 解決方案切片將完全精確的乘積與第三個(gè)操作數(shù)相加（或相減）。

·Multiply Accumulator v2.0 —— 接受兩個(gè)操作數(shù)，即一個(gè)乘數(shù)和一個(gè)被乘數(shù)，獲得的乘積用 XtremeDSP 片加上（或減去）上一個(gè)結(jié)果。

·視頻和圖像處理：

·Color Correction Matrix v1.0 —— 高度優(yōu)化的常量系數(shù)矩陣乘法核心，使用 XtremeDSP 切片校正視頻數(shù)據(jù)流的色彩；

·Color Filter Array Interpolation v1.0 —— 高質(zhì)量硬件塊，插在 RAW 傳感器數(shù)據(jù)和 RGB 色域之間；

·Defective Pixel Correction v1.0 —— 針對(duì)“實(shí)時(shí)”運(yùn)算優(yōu)化的 IP，可根據(jù)相鄰像素用內(nèi)插值自動(dòng)檢測(cè)并校正缺陷像素；

·Gamma Correction v1.0 —— 經(jīng)過(guò)全面檢測(cè)和優(yōu)化的硬件塊，可操作每個(gè)像素的值，從而實(shí)現(xiàn)伽瑪調(diào)節(jié)；

·Image Processing Pipeline v1.0 —— 具備豐富特性的專用硬件內(nèi)核，經(jīng)精心優(yōu)化可從 CMOS/CCD 傳感器通過(guò)既定的一組參數(shù)自動(dòng)生成圖像；

·Video Scaler v1.0 —— 高質(zhì)量擴(kuò)展解決方案，可實(shí)施多相和線性插入等多種設(shè)計(jì)方案，從而實(shí)現(xiàn)上下縮放擴(kuò)展。

此外，ISE 設(shè)計(jì)套件 11.1 還顯著改進(jìn) Xilinx CORE Generator? System，其中包括：

·通過(guò)選擇“僅與選定部件兼容的 IP”查看所選器件系列的 IP 內(nèi)核支持；

·生成 ISE 項(xiàng)目文件，以協(xié)助項(xiàng)目瀏覽器（ Project Navigator）中 IP 內(nèi)核的集成和管理；

·選中的視頻和圖像處理內(nèi)核可生成“EDK Pcore”，以便在 Xilinx Platform Studio 項(xiàng)目中集成和管理 IP 內(nèi)核；

·以下 IP 內(nèi)核具有自動(dòng)將內(nèi)核更新為最新版本的功能：Adder Subtractor、Accumulator、Binary Counter、Block Memory Generator、Complex Multiplier、CORDIC、Multiplier 以及 RAM-based Shift Register 等；

·能借助不同于最初生成內(nèi)核所使用的項(xiàng)目設(shè)置重新生成所有 IP 內(nèi)核。

13) ISE 11.1 能為嵌入式開發(fā)人員和軟件設(shè)計(jì)人員帶來(lái)哪些優(yōu)勢(shì)？

·Base System Builder 現(xiàn)在可支持創(chuàng)建雙處理器設(shè)計(jì)方案；

·Platform Studio 現(xiàn)在能向軟件開發(fā)套件 (SDK) 導(dǎo)出硬件設(shè)計(jì)，從而使軟件與硬件設(shè)計(jì)團(tuán)隊(duì)能更加獨(dú)立地工作；

·賽靈思現(xiàn)將 SDK 作為獨(dú)立的配置來(lái)實(shí)現(xiàn)嵌入式應(yīng)用軟件開發(fā)。

14) 是否對(duì) MicroBlaze 處理器做了任何更改？

MicroBlaze 處理器 7.20 版的最新特性包括：

·MicroBlaze／多端口存儲(chǔ)器控制器交叉優(yōu)化，其中包括回寫式高速緩存 (write-back cache)，不僅可減小占位面積，同時(shí)還可提高解決方案的性能。

·Base System Builder 現(xiàn)可構(gòu)建雙處理器系統(tǒng)。

15) ISE 11.1 能為 DSP 設(shè)計(jì)人員提供哪些優(yōu)勢(shì)？

AccelDSP 合成工具如今可在 VHDL 生成過(guò)程中充分發(fā)揮 CORE Generator 系統(tǒng)的 LogiCORE 作用。每個(gè)操作符均針對(duì)目標(biāo)器件進(jìn)行了優(yōu)化。這一進(jìn)程確保了至目標(biāo)硬件資源的映射。這樣，與 10.1 版本相比，11.1 設(shè)計(jì)套件不僅將 Fmax性能提升 1 倍，而且還可提高性能并減少面積操作符。借助 ISE 設(shè)計(jì)套件 11.1，System Generator for DSP 工具除能在 Microsoft Windows 上運(yùn)行之外，還能在 Linux 上運(yùn)行。