便攜式產(chǎn)品具有低功耗意識(shí)的FPGA設(shè)計(jì)方法 作者： 時(shí)間：2009-11-29 來(lái)源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫(kù)查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 圖6 I/O功耗概括表圖7 時(shí)鐘樹功耗概括表 圖8 邏輯功耗概括表 在對(duì)照概括表之前，只要時(shí)序允許，可以修改RTL代碼；保證修改以后的功能和時(shí)序有效性；也可以嘗試調(diào)整綜合選項(xiàng)以及使用基于功耗優(yōu)先的策略來(lái)進(jìn)行布局布線。 上一頁(yè) 1 2 3 4 下一頁(yè)
加入技術(shù)交流群
評(píng)論