基于FPGA的寬帶數(shù)字接收機變帶寬數(shù)字下變頻器

　　2 窄帶濾波器組模塊

　　窄帶濾波器組模塊基于傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)，其內(nèi)部框圖如圖3所示。為了實現(xiàn)濾波器組處理帶寬可變，HB及FIR濾波器的濾波器系數(shù)均可變，并且CIC濾波器的抽取因子可以在2~32范圍內(nèi)靈活選擇，F(xiàn)IR濾波器輸出后也可選擇直接輸出至下級或者2倍抽取后輸出至下級。這樣窄帶濾波器組總的抽取因子可在4~128范圍內(nèi)變化，即可根據(jù)信號處理帶寬使輸出數(shù)據(jù)率在25 MS/s~0.781 25 MS/s之間靈活改變，實現(xiàn)窄帶VB-DDC的功能。

　　3 多相濾波結(jié)構(gòu)的寬帶濾波器

　　在本設計中，當信號帶寬大于1 MHz時，由寬帶濾波器處理。AD采樣率100 MS/s時，設計寬帶濾波器：通帶0.5 MHz，阻帶起始頻率1.8 MHz，通帶波紋0.1 dB，阻帶抑制比為84 dB，調(diào)用MATLAB中函數(shù)firpm設計濾波器，計算所需的濾波器階數(shù)為266。

　　為了實現(xiàn)266階的FIR濾波器，采用基于多相濾波的乘法器時分復用結(jié)構(gòu)。多相因子取38，抽取因子取7。

　　數(shù)據(jù)排序分組原理如圖4所示，其中FIFO1~FIFO38的38個獨立的存儲器用38個深度為7、位寬為18的FIFO實現(xiàn)。FIFO的個數(shù)由多相因子決定，為了實現(xiàn)處理帶寬可變，輸出信號數(shù)據(jù)率可變，抽取因子可在1~7之間選擇，F(xiàn)IFO的深度由抽取因子決定，可在1~7之間配置。由L1~L38輸出的數(shù)據(jù)應乘以對應的濾波器系數(shù)，然后將這38個乘積累加，則可得到多相濾波的輸出，如圖5所示。

　　MATLAB產(chǎn)生266階原型低通濾波器系數(shù)，通過參數(shù)配置模塊在DDC開始工作前存入RAM中，在參數(shù)配置模塊中有專門的RAM寫操作控制邏輯。由于抽取因子可在1~7之間靈活配置，則濾波器總的階數(shù)可在138~738，即38~266之間變化，所以RAM中預存的濾波器系數(shù)應根據(jù)濾波器實際階數(shù)靈活配置，多余的RAM存儲空間置零。