約束設置與邏輯綜合在SoC設計中的應用
加入技術交流群
2 ZSU32系統(tǒng)芯片的結構
ZSU32芯片內置32 bit MIPS體系處理器作為CPU，具備兩路獨立的指令和數(shù)據(jù)高速緩存，CPU內部有獨立的DSP協(xié)處理器和浮點協(xié)處理器，同時集成了LCD控制器、MPEG硬件加速器、AC97控制器、SRAM控制器、NAND Flash控制器、SATA高速硬盤控制器、以太網(wǎng)MAC控制器等，并具有I2C、I2S、SPI、、UART、GPIO等多種接口模塊。圖2是ZSU32的總體結構。
采用Design Compiler工具對ZSU32進行邏輯綜合的基本流程如圖3所示。
ZSU32系統(tǒng)芯片的綜合采取自底向上的策略，先局部后整體。首先將當前工作層次設置為系統(tǒng)芯片的某個子模塊，然后對該子模塊添加各項具體約束，接著完成子模塊的綜合。依次對各子模塊重復上述綜合流程，當各個模塊都順利通過了初次綜合后，通過set_dont_touch_
network命令將模塊中的關鍵路徑和時鐘線網(wǎng)保護起來，然后做一次全局優(yōu)化，檢查是否滿足時序等各方面的設計要求，達到要求就可以輸出最終的網(wǎng)表和各項綜合報告。
評論