基于XQ2V1000 FPGA的數(shù)字脈沖壓縮系統(tǒng)實

　　線性調頻(LFM)信號通過在寬脈沖內(nèi)附加載波線性調制以擴展信號帶寬，從而獲得較大的壓縮比。所需匹配濾波器對回波信號的多普勒頻移不敏感，因此LMF信號在日前許多雷達系統(tǒng)中仍在廣泛使用。

　　本文基于快速傅里葉IP核可復用和重配置的特點，實現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器，能夠完成正交輸入的可變點LFM信號脈沖壓縮，具有設計靈活，調試方便，可擴展性強的特點。

　　1 系統(tǒng)功能硬件實現(xiàn)方法

　　該系統(tǒng)為某寬帶雷達系統(tǒng)的數(shù)據(jù)采集和數(shù)字脈沖壓縮部分。系統(tǒng)要求在1個脈沖重復周期(PRT)內(nèi)完成距離通道的數(shù)據(jù)采集及1 024點的數(shù)字脈沖壓縮，并在當前PRT將脈壓結果傳送至DSP，其硬件結構如圖1所示。

　　數(shù)據(jù)采集系統(tǒng)主要包括前端的運算放大器和模/數(shù)轉換器。運算放大器選用ADI公司的AD8138，將輸入信號由單端轉換為差分形式以滿足ADC的輸入需求，并且消除共模噪聲的影響。模/數(shù)轉換器選用TI公司的ADS5500，具有14 b的分辨率和125 MSPS的最高采樣率，用來對輸入LFM信號進行60 MHz的高速采樣。

　　數(shù)字脈沖壓縮模塊在FPGA中實現(xiàn)，F(xiàn)PGA選用Xilinx公司的XQ2V1000芯片。在對輸入采樣數(shù)據(jù)進行脈沖壓縮后，結果存儲于FPGA片內(nèi)的雙口RAM中，并向DSP發(fā)送中斷信號。DSP在接收到中斷信號后讀取RAM中的脈壓數(shù)據(jù)進行主處理。

　　2 脈沖壓縮模塊的設計和實現(xiàn)

　　2.1 脈沖壓縮原理

　　數(shù)字脈沖壓縮技術是匹配濾波和相關接收理論的實際應用，頻域的匹配濾波等效于時域的相關接收?；谄ヅ錇V波理論實現(xiàn)數(shù)字脈沖壓縮的原理如圖2所示。

　　圖2中θ(f)為發(fā)射信號的非線性相位譜，接收的回波信號在經(jīng)過匹配濾波后，非線性相位譜得到校正。輸出的窄脈沖為：

　　匹配濾波器有一個重要的特性：對波形相同而幅度和時延不同的信號具有適應性。也就是說，與信號s(t)匹配的濾波器，對信號as(t-τ)也是匹配的?；夭ㄐ盘杝(t)在波門中的位置反映在脈壓結果峰值出現(xiàn)的位置，這也是利用雷達脈沖進行測距的主要依據(jù)。

　　2.2 脈沖壓縮原理

　　脈沖壓縮模塊包括FFT、與IFFT單元、復數(shù)乘法單元以及存儲單元，其結構框圖如圖3所示。其中，F(xiàn)FT和IFFT單元是通過復用Xilinx公司提供的快速傅里葉變換IP核來實現(xiàn)的，而硬件乘法器則為復乘提供了解決途徑。

　　采樣數(shù)據(jù)首先存入FIFO中進行全局緩存，然后FFT單元從FIFO中讀取采樣數(shù)據(jù)，緊接著進行FFT運算，結果在流水輸出時直接與匹配濾波器系數(shù)相乘，并將運算結果寫入塊RAMl中，最后IFFT單元從塊RAMl中讀取復乘后的數(shù)據(jù)進行IFFT(復用FFT運算IP核)運算，結果寫入塊RAMl后發(fā)送中斷信號，等待DSP讀取。