Vivado IP集成器設(shè)計(jì)演示

Vivado IP集成器

Vivado起航

大家好，歡迎Vivado的一個(gè)快速演示，它是Xilinx新的設(shè)計(jì)套件，應(yīng)用到7系列和以上的系列器件。

以下是中文釋義：

開始

當(dāng)你打開Vivado IDE集成設(shè)計(jì)環(huán)境的時(shí)候，你首先看到的是開始頁，在右邊是文檔，方法指導(dǎo)手冊(cè)和指引。
左邊是向?qū)?，他指?dǎo)你創(chuàng)建新的工程，包括如何從ISE 和Planahead工具遷移到Vivado。

快速集成設(shè)計(jì)環(huán)境概要

創(chuàng)建一個(gè)新的工程后，Vivado IDE集成設(shè)計(jì)環(huán)境包含工程總結(jié)標(biāo)簽就打開了，這個(gè)標(biāo)簽給你有關(guān)你的工程信息，比如現(xiàn)在的狀態(tài)，編譯流程，設(shè)置，錯(cuò)誤和警告信息。

這個(gè)頂層菜單和工具條給你訪問到通用的功能。

你工程的設(shè)計(jì)源被列在源視圖里。

左邊的這個(gè)部分叫做流程導(dǎo)航器。這是你控制和分析Vivado能力的地方，在后面的演示里，我們會(huì)一步一步來討論。在Vivado集成設(shè)計(jì)環(huán)境里，你能管理源文件，實(shí)現(xiàn)流程和所有的設(shè)計(jì)分析。

在Vivado里，有一個(gè)新的功能是IP裝配，也叫做IP集成。這個(gè)演示的剩下部分會(huì)顯示如何快速和容易地使用IP集成來創(chuàng)建一個(gè)復(fù)雜的子系統(tǒng)。

創(chuàng)造IP集成器設(shè)計(jì)演示

IP 集成器是一個(gè)圖形化設(shè)計(jì)工具，它在復(fù)雜的IP block（模塊）之間做接口級(jí)的連接。然而，因?yàn)镮P集成器緊緊地連接到了Vivado IDE，設(shè)計(jì)者能在圖形化環(huán)境和Tcl互動(dòng)之間切換。

我們開始運(yùn)行一個(gè)簡(jiǎn)單的MicroBlaze軟處理器系統(tǒng)腳本。

當(dāng)這個(gè)腳本在運(yùn)行的時(shí)候，你能看見獨(dú)立的IP 模塊放置在模塊框圖里，還有在這些模塊之間的接口級(jí)網(wǎng)線連接。

我要加一些模塊到這個(gè)設(shè)計(jì)里，開始，打開這個(gè)MicoBlaze配置對(duì)話框，同時(shí)使能調(diào)試接口和AXI4數(shù)據(jù)接口。 通過右擊這個(gè)圖，IP就能被加到這個(gè)設(shè)計(jì)里，你也能使用查找對(duì)話框快速地來找到這些接口。這個(gè)IP可以來自第三方，也可以是你自己的。一個(gè)調(diào)試模塊被加上了，也連接到了處理器。注意開始很深的綠色線標(biāo)記表明可能的連接，很深的藍(lán)色線表示這是個(gè)接口級(jí)的連接。這個(gè)連接由多個(gè)相關(guān)的信號(hào)組成。在IP打包進(jìn)程中，這是通過IP-XACT自動(dòng)地創(chuàng)建。

現(xiàn)在，一個(gè)AXI GPIO外設(shè)會(huì)被連接到處理器，來自這個(gè)GPIO的輸出信號(hào)會(huì)作為外部的信號(hào)。

為了演示接口級(jí)連接的強(qiáng)大功能，我會(huì)在MicroBlaze處理器展開這個(gè)AXI接口。所有要求的AXI4信號(hào)需要用單一連接連接到GPIO的外設(shè)。當(dāng)這些接口級(jí)的連接創(chuàng)建時(shí)，互聯(lián)的DRC（設(shè)計(jì)規(guī)則檢查）也被實(shí)時(shí)地運(yùn)行。

IP集成器支持任意的層次級(jí)。組成存儲(chǔ)系統(tǒng)的5個(gè)IP模塊現(xiàn)在會(huì)移動(dòng)成自己的層次。這個(gè)白色盒子顯示了你的層次。IP整合器支持任意的設(shè)計(jì)層次級(jí)。

IP集成器在互聯(lián)的IP模塊之間支持全部的參數(shù)傳播，確保結(jié)構(gòu)化設(shè)計(jì)的正確性。一旦一個(gè)設(shè)計(jì)完成，Verilog或VHDL從這個(gè)框圖中就被產(chǎn)生。這整個(gè)IP框圖，或者任意的層次級(jí)能被快速地封裝并添加到Vivado的IP 目錄中。使系統(tǒng)級(jí)的IP模塊可以被重用。