基于ARM內(nèi)核SoC的FPGA 驗(yàn)證環(huán)境設(shè)計(jì)方法
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
圖9 代碼仿真、FPG平臺(tái)驗(yàn)證及SoC芯片實(shí)測(cè)結(jié)果比較
結(jié)束語(yǔ)
本文提出了一種常用的基于ARM內(nèi)核SoC 的FPGA 驗(yàn)證環(huán)境的設(shè)計(jì)方法，并給出了電路結(jié)構(gòu)框圖和相應(yīng)的外圍電路設(shè)計(jì)。根據(jù)該設(shè)計(jì)， 在FPGA 內(nèi)實(shí)現(xiàn)AMBA 總線、存儲(chǔ)器接口和中斷控制器，加上外面的ARM處理器核，構(gòu)成了ARM SoC 的最小系統(tǒng)，根據(jù)具體目標(biāo)系統(tǒng)的需要，可以增加LCD 控制器、AC97 控制器、USB 控制器等模塊，構(gòu)成一個(gè)非常實(shí)用的驗(yàn)證平臺(tái)。在IP 核燒入后，可以使用ARM ADS(ARM Developer Suite) 軟件開(kāi)發(fā)工具，在線對(duì)設(shè)計(jì)的硬件電路、硬件驅(qū)動(dòng)軟件、操作系統(tǒng)和高層應(yīng)用軟件進(jìn)行調(diào)試，從而大大縮短了基于SoC 芯片的應(yīng)用系統(tǒng)的開(kāi)發(fā)時(shí)間。隨著FPGA 的飛速發(fā)展，用戶(hù)可以選用更加先進(jìn)和方便使用的FPGA ，還可選用內(nèi)嵌ARM 核的FPGA 芯片來(lái)構(gòu)建驗(yàn)證平臺(tái)。同時(shí)，該系統(tǒng)在電壓設(shè)計(jì)、模塊選用甚至處理器核的選用方面都考慮了升級(jí)擴(kuò)展技術(shù)，可供其他SoC 的驗(yàn)證借鑒。
評(píng)論