基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)計(jì)

1、引言

　　最佳聲納系統(tǒng)的設(shè)計(jì)需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道一定的假設(shè)下，需要設(shè)計(jì)最佳聲納波形和最佳接收機(jī)，使聲納系統(tǒng)能在給定的聲納環(huán)境中對(duì)目標(biāo)有最佳的檢測(cè)效果。工作在淺水中的主動(dòng)聲納，其性能主要受限于混響級(jí)。根據(jù)波形選擇與信道匹配的原則，針對(duì)混響信道，所選的聲納波形應(yīng)使其模糊度函數(shù)盡量與混響信道散射函數(shù)不重合，而與聲傳輸信號(hào)散射函數(shù)盡量重合[2]?；谶@樣的原則，常用的聲納信號(hào)單頻信號(hào)(CW)、線性調(diào)頻信號(hào)（LFM）抑制混響的能力比較如下：在檢測(cè)靜止或低速目標(biāo)時(shí)，LFM和短CW較長(zhǎng)CW有更好的混響抑制能力，但短CW波只適合近距離目標(biāo)；在檢測(cè)高速運(yùn)動(dòng)目標(biāo)時(shí)，長(zhǎng)CW脈沖是最合適的信號(hào)形式[2]。由此可見(jiàn)，主動(dòng)聲納要完成目標(biāo)捕獲、識(shí)別、跟蹤等不同任務(wù)，需要發(fā)射不同的聲納波形。同時(shí)針對(duì)遠(yuǎn)距離、低速和高速運(yùn)動(dòng)等目標(biāo)的不同情況，也需要靈活的選擇聲納波形。正是基于這樣一種需求，本文把具有強(qiáng)大控制能力的微處理器ARM與具有靈活波形產(chǎn)生能力的直接數(shù)字頻率合成技術(shù)（DDS）結(jié)合起來(lái)，用FPGA實(shí)現(xiàn)DDS技術(shù)，設(shè)計(jì)出了基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)。

2、DDS基本原理

　　隨著微電子技術(shù)的迅速發(fā)展，具有頻率切換時(shí)間短、頻率分辨率高、相位變化連續(xù)、易實(shí)現(xiàn)信號(hào)的多種調(diào)制等諸多優(yōu)點(diǎn)的DDS技術(shù)，有了廣闊的應(yīng)用前景。DDS技術(shù)可以理解為數(shù)字信號(hào)處理中信號(hào)綜合的硬件實(shí)現(xiàn)問(wèn)題，即給定信號(hào)幅度、頻率、相位等參數(shù)，產(chǎn)生所需要的信號(hào)波形。

　　DDS的基本結(jié)構(gòu)包括：相位累加器、相位－幅值轉(zhuǎn)換電路、數(shù)模轉(zhuǎn)換電路及低通濾波器等。相位－幅值轉(zhuǎn)換電路根據(jù)轉(zhuǎn)換方式的不同可分為兩大類[4]：(1)ROM查找表法。ROM中存儲(chǔ)有不同相位對(duì)應(yīng)的幅度值，可根據(jù)相位累加器輸出的相位值尋址ROM，輸出對(duì)應(yīng)的幅值序列。 (2)計(jì)算法。對(duì)相位累加器輸出的相位值，通過(guò)數(shù)學(xué)計(jì)算的方法得到對(duì)應(yīng)的幅值。常用的實(shí)時(shí)計(jì)算方法有泰勒級(jí)數(shù)求值法、反函數(shù)求值法、CORDIC算法等。

　　相位累加器是DDS電路中核心的模塊，在工程實(shí)踐上一般用數(shù)字全加器和數(shù)字寄存器的組合來(lái)實(shí)現(xiàn)，是一個(gè)典型的反饋電路。如圖1所示。

其中， 為頻率控制字， 為相位累加器的位數(shù)，fclk為系統(tǒng)參考時(shí)鐘。相位累加器的工作過(guò)程為：每來(lái)一個(gè)參考時(shí)鐘脈沖，頻率控制字 與相位寄存器輸出的相位數(shù)據(jù)累加一次，累加后的相位一方面反饋到全加器的輸入端，以使全加器在下一時(shí)鐘的作用下繼續(xù)與頻率控制字 相加；另一方面作為采樣地址值送入ROM查找表。如此循環(huán)，當(dāng)相位累加器累加滿量后，就會(huì)產(chǎn)生一次溢出，ROM存儲(chǔ)器的地址正好循環(huán)一次，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的周期，累加器的溢出頻率就是合成信號(hào)的頻率[8]。圖2為相位累加過(guò)程示意圖及對(duì)應(yīng)輸出的占空比1：1的CW波。