SL11R單片機(jī)外部存儲(chǔ)器擴(kuò)展

表2 SL11R讀周期參數(shù)

SL11R擴(kuò)展外部SRAM或EPROM時(shí)，可以設(shè)定等待周期，最長(zhǎng)可設(shè)定7個(gè)等待周期，每個(gè)等待周期時(shí)間為31ns（PCLK=32MHz時(shí)），這樣SL11R就可以擴(kuò)展價(jià)格低廉的低速EPROM和SRAM存儲(chǔ)器。

選擇SRAM的速度主要應(yīng)該由CS的低電平脈沖寬度決定：

tAC=tCR+tRDH-tCDH+等待周期時(shí)間

筆者經(jīng)實(shí)驗(yàn)得到常見(jiàn)的SRAM需要設(shè)定的等待周期數(shù)，見(jiàn)表3。從表3的數(shù)據(jù)可知，一般SRAM的速度可以達(dá)到標(biāo)稱值，如PCLK為32MHz，100ns SRAM的等待周期為2，這時(shí)tAC=1+28+5-3+2×31=93ns。

表3 常見(jiàn)SRAM等待周期設(shè)定

3.2 動(dòng)態(tài)存儲(chǔ)器的速度

EDO DRAM的讀寫(xiě)速度有兩種情況：一種是隨機(jī)讀寫(xiě)；另一種是快速頁(yè)面讀寫(xiě)。SL11R隨機(jī)讀取DRAM的時(shí)序見(jiàn)圖6，參數(shù)見(jiàn)表4。

表4 SL11R讀DRAM參數(shù)

影響DRAM速度的參數(shù)較多，但選擇DRAM主要是根據(jù)tRAS。一般選擇50ns或60ns的DRAM就可以滿足要求。

SL11R隨機(jī)讀寫(xiě)DRAM的周期時(shí)間tRC在PCLK為32MHz時(shí)為150ns；PCLK為48MHz時(shí)為100ns。經(jīng)測(cè)試，DMA方式下，DRAM的讀寫(xiě)速度可以達(dá)到6MHz，滿足常用的數(shù)據(jù)采集要求。

DRAM的快速頁(yè)面讀寫(xiě)是指在DRAM的同一個(gè)頁(yè)面下，即行地址相同時(shí)，DRAM保持行地址不變，只尋址列地址，這樣可以減少發(fā)送行地址的時(shí)間。使用快速頁(yè)面讀寫(xiě)必須十分小心，因?yàn)樵跀?shù)據(jù)采集等場(chǎng)合，寫(xiě)數(shù)據(jù)時(shí)頁(yè)面發(fā)生變化會(huì)影響DRAM的讀寫(xiě)時(shí)間，很可能會(huì)丟失數(shù)據(jù)。

SL11R擴(kuò)展外部存儲(chǔ)器的能力較強(qiáng)，可以方便地?cái)U(kuò)展I2C接口的串行存儲(chǔ)器、各種速度的靜態(tài)存儲(chǔ)器以及大容量的DRAM。配合SL11R的USB接口和快速的處理能力，可以滿足各種應(yīng)用的需要。