μC/OS-II的實時系統(tǒng)加速模塊設計
加入技術交流群
目前,RTOS軟件層面的研究已經很成熟,可有效提高RTOS性能的方法有以下幾種：
(1)提高處理器的運行頻率[2]。這對功耗相當敏感的嵌入式系統(tǒng)并不是好方法。同時高頻時鐘所引起的電磁干擾對電路板布線的要求也更高；
(2)設計專用于RTOS系統(tǒng)服務的硬件。硬件對相同的操作可并行處理。如果設計一種硬件，在任務數量或TimeTick頻率增加的情況下，系統(tǒng)也能在固定的時鐘周期內完成所有任務域的更新，從而降低RTOS運行所占的CPU時間。
本文設計了實時系統(tǒng)加速RTA(Real-Time Acceleration)模塊，對任務調度和系統(tǒng)時間管理進行硬件化，降低了任務中斷時間，并對最終的測量數據進行對比，得出結論。
1 RTA的硬件設計
本文的硬件平臺使用OR1200[3] CPU,它是一款由OpenCores網站維護的開放源代碼CPU,內部結構可見可修改,且沒有版權問題。RTA模塊作為從設備連接到Wishbone總線[4]上。在RTA模塊中，由硬件實現任務管理和時間管理。RTA中的寄存器全部映射到內存空間上，軟件通過對寄存器的訪問來控制RTA模塊的運行。
該專用硬件可分成如下兩部分：
(1)任務管理和時間管理部分。RTA模塊支持64個任務，使用基于優(yōu)先級的調度策略，每個任務有唯一的優(yōu)先級。RTA只在需要任務切換時才中斷CPU。時間延時的最小單位是TimeTick(時鐘節(jié)拍)，最長時間延時可達65 535個TimeTick；
(2)用于產生TimeTick信號的Timer(計時器)。RTA必須有獨立的Timer為其產生TimeTick信號。在本文中，利用OR1200自帶的Timer完成此工作。
本文使用的系統(tǒng)是在μC/OS-II實時操作系統(tǒng)基礎上改進實現的。該RTOS由Micrium網站維護，已經應用于商業(yè)產品[5]。整個軟硬件的實現在FPGA開發(fā)板DE2-70上完成，系統(tǒng)時鐘頻率為25 MHz。
1.1 任務管理和時間管理
任務管理和時間管理的設計框圖如圖1所示。
每個任務都有4個域：TaskValid、OSTCBStat、OSTCBDly和OSTCBStatPend。每個任務都有一個任務就緒標志TaskReady，RTA通過PrioBitmapToBinary模塊找到最高的優(yōu)先級并送給HighestPrio。在CPU響應外部中斷或者給調度器上鎖時,可以通過OSIntNesting和OSLockNesting寄存器關閉RTA的中斷。
μC/OS-II實時系統(tǒng)內核中,任務調度基于TimeTick完成，由于程序只能順序執(zhí)行,任務的timedly域更新也是順序執(zhí)行的，從而使得調度函數的執(zhí)行時間與運行的任務數量有關。在RTA模塊中，基于TimeTick的調度機制并沒有改變，只是原型中順序執(zhí)行的timedly更新，在硬件中可以同時執(zhí)行。在使用RTA模塊的系統(tǒng)中，移去了軟件中的用于任務調度的數據結構，相應地在硬件中予以實現。
評論