消除測(cè)試設(shè)備對(duì)射頻器件測(cè)量影響

如果測(cè)試設(shè)備的直接測(cè)量是不切實(shí)際的，那么可以實(shí)現(xiàn)仿真來確定測(cè)試設(shè)備部分的S參數(shù)行為。對(duì)基于這一技術(shù)的精確數(shù)據(jù)而言，PCB材料良好的損耗模型和精確的軌跡尺寸是必需的。

　　測(cè)試設(shè)備去嵌入準(zhǔn)確的反面是測(cè)試設(shè)備嵌入。如果網(wǎng)絡(luò)可以從測(cè)量中精確減去，其可以很容易地被添加到測(cè)量中也是合理的。VNA在50歐姆單端環(huán)境中匹配來實(shí)現(xiàn)S參數(shù)。當(dāng)測(cè)量設(shè)備不符合這一類別時(shí)，需要對(duì)該數(shù)據(jù)進(jìn)行進(jìn)一步處理。許多這些軟件設(shè)備工具被內(nèi)建到安捷倫科技的PNA和ENA矢量網(wǎng)絡(luò)分析儀中。對(duì)于非50歐姆的設(shè)備，有可能重述S參數(shù)數(shù)據(jù)，以便它看起來像使用VNA阻抗測(cè)量DUT，而非50歐姆。也有可能嵌入虛擬阻抗匹配電路，這往往需要例如聲表面波(SAW)濾波器等設(shè)備，而不必真向測(cè)試設(shè)備中增加電感和電容?？梢詫?duì)設(shè)備計(jì)算混合模式(微分，共同和交叉模式)S參數(shù)，至少有一個(gè)平衡端口。圖6表示了部分常見的阻抗匹配網(wǎng)絡(luò)內(nèi)建到用于這一目的的VNA中。

　　對(duì)具有平衡端口的設(shè)備，4端口去嵌入允許測(cè)試端口之間的串?dāng)_仿真(圖7)。盡管當(dāng)使用同軸線纜時(shí)，串?dāng)_是微不足道的，但當(dāng)測(cè)試設(shè)備或探頭用于測(cè)量時(shí)有可能變得顯著。使用兩個(gè)二端口.s2p文件將比使用單一的四端口文件提供不同的測(cè)量結(jié)果，這是因?yàn)榇當(dāng)_項(xiàng)也不會(huì)包括在兩端口文件內(nèi)。

　　端口擴(kuò)展及去嵌入是很重要的工具，應(yīng)該被增加到每位工程師的測(cè)量工具包中，以獲得最準(zhǔn)確的結(jié)果。PNA的自動(dòng)端口擴(kuò)展功能通過所要求的測(cè)量利用指導(dǎo)用戶憑借推斷來安裝。遇到實(shí)際情況，建議采用測(cè)試設(shè)備去嵌入來獲得最準(zhǔn)確的測(cè)量結(jié)果。PNA的校準(zhǔn)向?qū)Ш苋菀椎夭捎靡徊讲降囊龑?dǎo)過程實(shí)現(xiàn)了探針去嵌入完整的校準(zhǔn)步驟。