新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 13bit 40MS/s流水線ADC中的采樣保持電路設計

13bit 40MS/s流水線ADC中的采樣保持電路設計

作者: 時間:2012-09-26 來源:網(wǎng)絡 收藏
14px/25px 宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">

  本文設計了一個高速高精度的,可作為13 bit 40 MHz的前端模塊。該為電容翻轉結構,采用柵壓自舉開關提高了開關的線性度,其運算為增益提高型的折疊式共源共柵結構,達到了高速高增益的要求。仿真結果表明,整個的精度和速度滿足了設計要求。


上一頁 1 2 3 下一頁

關鍵詞: 13bit 流水線 ADC 采樣 保持電路

評論


相關推薦

技術專區(qū)

關閉