新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 淺談低電壓低靜態(tài)電流LDO的電路設計

淺談低電壓低靜態(tài)電流LDO的電路設計

作者: 時間:2013-09-28 來源:網絡 收藏
OP: 0px; BORDER-LEFT: 0px; BORDER-BOTTOM: 0px" height=411 alt="淺談低電壓低靜態(tài)電流LDO的電路設計" src="http://www.elecfans.com/uploads/allimg/130812/110US229-10.jpg" width=432 border=0>

  暫態(tài)輸出電壓變化如圖5所示,當負載電流從0~30 mA瞬態(tài)變化時,輸出電壓變化最大僅為9 mV.

  4 結語

  本文給出了一種1.14 V、1.7 μA 的,通過將帶隙基準電壓源與誤差放大器合二為一獲得精簡結構的.

  因此實現了消耗,同時獲得較好的暫態(tài)輸出電壓性能,最大暫態(tài)電壓變化僅為9 mV.

  淺談低電壓低靜態(tài)電流LDO的電路設計


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉