ADI實(shí)驗(yàn)室電路:靈活的中頻至基帶接收機(jī)解決方案

測(cè)試了數(shù)個(gè)AGC設(shè)定點(diǎn)組合。圖4也是系統(tǒng)EVM與ADL5336輸入功率的關(guān)系；不過VGA的增益分別設(shè)置為9.7dB和13.4dB。測(cè)試了相同的AGC設(shè)定點(diǎn)組合。

圖3. 系統(tǒng)EVM，數(shù)字VGA增益=11

圖4. 系統(tǒng)EVM，數(shù)字VGA增益=00

圖3和圖4說明，施加于 ADRF6510 的信號(hào)電平必須保持足 夠低以免壓縮輸入級(jí)和/或?yàn)V波器。在最高AGC設(shè)定點(diǎn) （500mVrms和707mVrms）， ADL5387IQ解調(diào)器的輸入開始?jí)嚎s并給EVM造成額外下降。當(dāng)AGC設(shè)定點(diǎn)位于最低點(diǎn) （88mVrms）時(shí)，可實(shí)現(xiàn)最佳EVM。當(dāng)設(shè)定點(diǎn)為250mVrms 時(shí)，EVM已經(jīng)開始下降。

圖5比較了 ADL5336VGA上的最小和最大數(shù)字增益設(shè)置（VGA 均設(shè)置為增益代碼11或增益代碼00）間的EVM，此時(shí)VGA1 和VGA2設(shè)定點(diǎn)分別為250 mVrms和88 mVrms。

圖5. 系統(tǒng)EVM，VGA1設(shè)定點(diǎn)=250MVRMS，VGA2設(shè)定點(diǎn)=88MVRMS

對(duì)于給定AGC設(shè)定點(diǎn)，當(dāng)最大增益代碼為11時(shí)，從VGA2 至VGA1的切換在VGA2超出增益范圍后發(fā)生；因此，施加 于 ADRF6510 的信號(hào)電平繼續(xù)增加（同時(shí)EVM下降），直至 VGA1到達(dá)設(shè)定點(diǎn)。一旦VGA1到達(dá)設(shè)定點(diǎn)，EVM再次變 平；因此施加于 ADRF6510 的信號(hào)電平在大約5 dBm的輸入 功率下不會(huì)變化，除非VGA1超出增益范圍。當(dāng)最大增益 代碼設(shè)置為00時(shí)，VGA均可提供更多衰減，因此允許VGA2偏移動(dòng)態(tài)范圍，以免在輸入功率低至與最大增益代 碼為11時(shí)相同的情況下到達(dá)設(shè)定點(diǎn)。這樣VGA2可在較高 輸入功率下保持在設(shè)定點(diǎn)，使VGA2至VGA1的切換可發(fā)生 在VGA2超出增益范圍之前。這樣就能確保施加于 ADRF6510的信號(hào)電平保持在恒定值，直至到達(dá)輸入功率 范圍最高點(diǎn)。

圖6比較了 ADL5336 VGA上的最小和最大數(shù)字增益設(shè)置（VGA 均設(shè)置為增益代碼11或增益代碼00）間的EVM；不過VGA1 和VGA2設(shè)定點(diǎn)分別為707mVrms和88mVrms。

圖6. 系統(tǒng)EVM，VGA1設(shè)定點(diǎn)=707MVRMS，VGA2設(shè)定點(diǎn)=88MVRMS

圖6中的動(dòng)態(tài)特性與圖5相同，只不過更為夸張。當(dāng)最大增 益代碼為00時(shí)，VGA2在約-40dBm的輸入功率下到達(dá)設(shè)定點(diǎn)。其保持設(shè)定點(diǎn)至約-10dBm，此時(shí)VGA1尚未到達(dá)707mVrms的設(shè)定點(diǎn)。除非輸入功率約為0dBm，并且EVM開始略微變平，否則VGA1不會(huì)到達(dá)設(shè)定點(diǎn)。當(dāng)最大增益設(shè)置為11時(shí)，相同情況再次發(fā)生；不過，VGA2僅保持設(shè)定點(diǎn)至大約-20dBm，因?yàn)樵贌o更多增益可用于獲得規(guī)定的設(shè)定點(diǎn)。

常見變化

系統(tǒng)和頻率合成器