基于AXIe中PCIe高帶寬及多模塊的高速同步圖形傳輸系統(tǒng)

　　AXIe 大部分獨特的功能都被圖形傳輸系統(tǒng)所采用，包括：機構設計及組裝、硬件平臺管理及監(jiān)控機制、電源分配機制、主動散熱系統(tǒng)以及數(shù)據傳輸接口。

　　E-Beam系統(tǒng)機箱內為較為復雜的同步化，須利用 AXIe STRIG 及 SYNC 信號，如此可確保點觸發(fā)系統(tǒng)達成規(guī)定的各槽極精確與低抖動的同步化。

　　通道間時鐘偏移 （Channel-to-channel skew）

　　E-Beam 系統(tǒng)的硬件設計可確保通道間的時鐘偏移最大不超過 2ns。自外部同步信號產生器開始，低偏移扇形輸出緩沖器（fan-out buffer）即用于外部同步信號產生器之中，做為將工作頻率及同步信號分配到各機箱切換模塊的用途。另外，切換模塊除提供 PCIe總線自動切換功能外，也負責切換 STRIG、SYNC及相關頻率信號，將這些同步信號分配到各插槽上的數(shù)據傳輸模塊。在數(shù)據傳輸模塊方面，除特別注意各頻率及數(shù)據信號在PCB上布線都須使用相等路徑長度外，在電路輸出部分也都采用低偏移緩沖器。最后處理過的數(shù)據會由Avago 平行光纖發(fā)射器 （AFB-810BHZ-TX） 輸出。綜合考慮 FPGA 內部繞線及制程、光纖、連接器及 PCB 路徑等因素后，計算所得的總體通道間時鐘偏移可小于 1ns 以下。

　　高帶寬圖形傳輸

　　除了跨 10 個機箱下嚴格的通道間歪斜的要求之外，系統(tǒng)還要求能夠實時傳輸大量數(shù)據到光纖輸出通道。各圖形傳輸模塊配備四組高性能的 FPGA；一顆負責PCIe驅動接口，另外三顆各負責 24 個光纖通道的驅動接口，即單一數(shù)據傳輸模塊可提供 72 個光纖輸出通道。

　　集成電路圖案數(shù)據先自 RAID 磁盤陣列讀出后加載主板刀鋒服務器的內存，再經由PCIe 總線做直接內存存?。―MA， direct memory access）傳輸?shù)絺€別的數(shù)據傳輸模塊。數(shù)據傳輸模塊上的 PCIe FPGA 接收 DMA 數(shù)據并存入模塊上的閃存，然后再傳輸?shù)礁鲌D形傳輸 FPGA 對應的 DDR3 內存儲存。圖形傳輸 FPGA 內建有客戶自定的解壓縮算法，解壓縮后的數(shù)據會通過光學發(fā)射器做同步數(shù)據輸出。示意圖請參見圖 5：

　　其中DDR3 內存切割為兩個區(qū)塊，以便實現(xiàn)「乒乓（ping-pong）」技術，也就是可讓大量數(shù)據同時間進出內存以優(yōu)化讀/寫帶寬。各光纖輸出通道的圖形檔案大小可達 300MB，換句話說，一個插滿12張數(shù)據傳輸模塊的機箱總共會需約260GB的檔案大小。

　　先前提到符合經濟效益的產出標準為每6分鐘要完成一片晶圓，所以整體上會需要至少725MB/秒的連續(xù)數(shù)據帶寬，通過這樣的運作模式，另一組完全不同的晶圓電路圖文件，也可在前片晶圓制作完成前可完成下載，以實現(xiàn)少量多樣的高性能產出。