多路讀寫SDRAM接口設計

存儲器是容量數(shù)據(jù)處理電路的重要組成部分。隨著數(shù)據(jù)處理技術的進一步發(fā)展，對于存儲器的容量和性能提出了越來越高的要求。同步動態(tài)隨機存儲器SDRAM(Synchronous Dynamic Random Access Memory)因其容量大、讀寫速度快、支持突發(fā)式讀寫及相對低廉的價格而得到了廣泛的應用。SDRAM的控制比較復雜，其接口電路設計是關鍵。

　　本文首先介紹SDRAM的主要控制信號和基本命令;然后介紹接口電路對SDRAM的主要操作路徑及操作過程，應用于解復用的SDRAM接口電路的設計方法;最后給出了實現(xiàn)結(jié)果。

　　1 SDRAM的主要控制信號和基本命令

　　SDRAM的主要控制信號為：

　　?CS：片選使能信號，低電平有效;

　　?RAS：行地址選通信號，低電平有效;

　　?CAS：列地址選通信號，低電平有效;

　　?WE：寫使能信號，低電平有效。

　　SDRAM的基本命令及主要控制信號見表1。

　　表1 SDRAM基本操作及控制信號

命 令 名 稱 CS RAS CAS WE
命令禁止（NOP:Command inhibit） H X X X
空操作（NOP：No operation） L H H H
激活操作（ACT：Select bank and active row） L L H H
讀操作（READ：Select bank and column,and start READ burst） L H L H
寫操作（WRITE：Select bank and column,and start WRITE burst） L H L L
突發(fā)操作停止（BTR：Burst terminate） L H H L
預充電（PRE：Deactive row in bank or banks） L L H L
自動刷新或自我刷新（REF：Auto refresh or self refresh） L L L H
配置模式寄存器（LMR：Load mode register） L L L L

　　所有的操作控制信號、輸入輸出數(shù)據(jù)都與外部時鐘同步。