高速大深度新型FIFO存儲(chǔ)器IDT72V3680的應(yīng)用

1 FIFO概述
　　FIFO芯片是一種具有存儲(chǔ)功能的高速邏輯芯片，可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫(xiě)地址產(chǎn)生模塊來(lái)實(shí)現(xiàn)其功能。FIFO的接口信號(hào)包括異步寫(xiě)時(shí)鐘（wr-clk）和讀時(shí)鐘（rd-clk）、與寫(xiě)時(shí)鐘同步的寫(xiě)有效（wren）和寫(xiě)數(shù)據(jù)（wr-data）、與讀時(shí)鐘同步的讀有效（rden）和讀數(shù)據(jù)（rd-data）。寫(xiě)地址產(chǎn)生模塊一般還根據(jù)讀地址和寫(xiě)地址來(lái)產(chǎn)生FIFO的滿(mǎn)標(biāo)志。讀地址產(chǎn)生模塊一般根據(jù)讀地址和寫(xiě)地址的差來(lái)產(chǎn)生FIFO的空標(biāo)志。為了實(shí)現(xiàn)正確的讀寫(xiě)和避免FIFO的上溢或下溢，通常還應(yīng)給出與讀時(shí)鐘和寫(xiě)時(shí)鐘同步的FIFO的空標(biāo)志（empty）和滿(mǎn)標(biāo)志（full），以禁止讀寫(xiě)操作。寫(xiě)地址產(chǎn)生模塊通常根據(jù)寫(xiě)時(shí)鐘和寫(xiě)有效信號(hào)來(lái)產(chǎn)生遞增的寫(xiě)地址，而讀地址產(chǎn)生模塊則根據(jù)讀時(shí)鐘和讀有效信號(hào)來(lái)產(chǎn)生遞增的讀地址。FIFO一般在操作時(shí)，首先在寫(xiě)時(shí)鐘wr clk的上升沿且當(dāng)wren有效時(shí)，將wrdata寫(xiě)入雙口RAM中寫(xiě)地址對(duì)應(yīng)的位置中，然后將讀地址對(duì)應(yīng)的雙口RAM中的數(shù)據(jù)輸出到讀數(shù)據(jù)總線(xiàn)上，這樣就可實(shí)現(xiàn)先進(jìn)先出功能。讀寫(xiě)操作一般會(huì)自動(dòng)訪(fǎng)問(wèn)存儲(chǔ)器中連續(xù)的存儲(chǔ)單元。從FIFO中讀出的數(shù)據(jù)順序與寫(xiě)入的順序相同，而地址的順序則在內(nèi)部已經(jīng)預(yù)先定義好，因此，對(duì)FIFO芯片的操作不需要額外的地址信息。另外，F(xiàn)IFO芯片還能提供對(duì)讀／寫(xiě)指針的復(fù)位功能。這些結(jié)構(gòu)上的特點(diǎn)使FI－FO的應(yīng)用大大簡(jiǎn)化了電路的復(fù)雜程度，提高了系統(tǒng)的可靠性和穩(wěn)定性。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片的容量越來(lái)越大，體積也越來(lái)越小，價(jià)格越來(lái)越便宜，因而將在高性能、低功耗、快速數(shù)據(jù)處理系統(tǒng)中發(fā)揮越來(lái)越重要的作用。

　　2 IDT72V3680簡(jiǎn)介

　　2．1 IDT72V3680功能特點(diǎn)

　　IDT72V3680屬于IDT公司的高密度supersyncTMⅡ36位系列存儲(chǔ)器IDT72V3640～3690中的一種，其存儲(chǔ)結(jié)構(gòu)為16，384×36。這一系列CMOS工藝的FIFO（先入先出）芯片具有極大的深度。其基本功能特點(diǎn)如下：

　　對(duì)讀／寫(xiě)口都可進(jìn)行靈活的總線(xiàn)寬度設(shè)置，可選擇不同的輸入／輸出數(shù)據(jù)線(xiàn)寬度（可在36 in 36 out；36 in 18 out；36in 9 out；18 in 36 out；9in 36 out中選擇）；
　　重傳操作延時(shí)很低且固定；
　　首字的寫(xiě)入到讀出的延時(shí)很低且固定；
　　數(shù)據(jù)密度高達(dá)1Mbit；
　　操作時(shí)鐘可達(dá)166MHz；
　　可選大／小字節(jié)排列格式；
　　主復(fù)位方式可提供FIFO整體清零，部分復(fù)位只清掉存儲(chǔ)數(shù)據(jù)，但保留可編程設(shè)置項(xiàng)；
　　幾乎空／滿(mǎn)標(biāo)志置位或無(wú)效操作可選擇同步或異步時(shí)間模式；
　　具有兩種時(shí)間工作模式，分別為IDT標(biāo)準(zhǔn)模式（采用和標(biāo)志位）和FWFT首字直傳模式（采用標(biāo)志位）；
　　讀寫(xiě)操作采用獨(dú)立時(shí)鐘，并可異步操作；
　　采用TQFP（128引腳）和PBGA（144引腳）兩種封裝形式，其中PBGA封裝形式不僅可用JTAG口提供邊界掃描功能，還可選擇同步或者異步讀寫(xiě)操作（只對(duì)PBGA封裝）；
　　與5V輸入兼容；
　　具有節(jié)電模式；
　　管腳可與更高密度的芯片IDT72V36100和IDT72V36110兼容。