一種使用Python來分析混合模式信號鏈中噪聲的簡單方法

簡介

混合模式信號鏈無處不在。簡單地說，任何將真實世界的信號轉換為電子表示（然后數(shù)字化）的系統(tǒng)都可以被歸類為混合模式信號鏈。在信號鏈的每個點上，信號都以各種方式降級，從特征來看，可能是出現(xiàn)一定程度的失真，或是出現(xiàn)相加噪聲。在進入數(shù)字領域之后，對數(shù)字化數(shù)據(jù)的處理也不是完美的，但至少，實際上可以不受許多影響模擬信號的因素的影響——部件公差、溫度漂移、鄰近信號的干擾或電源電壓變化。

隨著行業(yè)不斷擴展物理限制，有一點是肯定的：儀器儀表的模擬和混合信號部件始終存在可改進的空間。如果市場上出現(xiàn)的模數(shù)轉換器(ADC)或數(shù)模轉換器(DAC)在速度、噪音、功率、精度或價格方面都表現(xiàn)出色，制造商會很樂意用其來解決現(xiàn)有問題，然后要求進行更多改進。但是，為了給客戶應用提供最佳的采集系統(tǒng)，就必須了解每種部件的限制，然后做出相應選擇。

本教程ADI將側重介紹單個信號鏈元件的噪聲，（可視作轉換器連接教程的續(xù)篇^1,2），并使用Python/SciPy³和LTspice^?來模擬這些噪聲。然后，使用Python，通過libm2k和Linux^?工業(yè)輸入輸出(IIO)框架來驅動ADALM2000多功能測試儀器來驗證模擬結果。關于源代碼和更多討論，請參見配套的主動學習實驗室練習。

一種通用的混合模式信號鏈

圖1顯示了在精密儀器應用中很典型的一種通用信號鏈，提供物理輸入和數(shù)字輸出。目前有許多關于ADC的背景參考資料⁴，大部分讀者都知道，ADC會在某個時點對輸入信號進行采樣（或測量某個觀察時間段內(nèi)信號的平均值），并生成該信號的數(shù)值表示，通常是二進制數(shù)值，其值介于0和2(N – 1)之間，N表示輸出字的位數(shù)。

圖1 在混合模式信號鏈中，會將一些物理現(xiàn)象（例如溫度、光強度、pH值、力或扭矩）轉換為電氣參數(shù)（電阻、電流或直接轉換為電壓）。然后，該信號被放大，受到低通濾波，然后被ADC數(shù)字化，ADC中可能包含內(nèi)部數(shù)字濾波

ADC噪聲源

雖然圖1中有多個噪聲源，但有一個經(jīng)常被忽略，或是被過分強調(diào)，即ADC數(shù)字輸出的位數(shù)。以前，人們將ADC的位數(shù)視為評斷品質的終極指標，認為16位轉換器比14位轉換器好出4倍。⁵但在現(xiàn)在的高分辨率轉換器中，位數(shù)幾乎可以忽略。注意，信號鏈設計要奉行一條一般原則：“某一級的輸入噪聲應在一定程度上低于前一級的輸出噪聲。”

與信號鏈一樣，ADC內(nèi)部通常也有一個噪聲源占主導。所以，如果對N位ADC應用無噪聲信號：

■   要么得出單個輸出代碼，要么得出兩個相鄰的輸出代碼，然后量化噪聲占主導地位。信噪比(SNR)不會大于(6.02N + 1.76)dB。⁶

■   多個輸出代碼呈高斯分布，熱噪聲源占主導地位。SNR不會大于：

其中：V_IN(p-p)表示滿量程輸入信號。α表示以電壓為單位的輸出代碼的標準偏差。

分辨率很高的轉換器（例如AD7124-8，稍后會用作示例）很少受量化噪聲限制；在所有增益/帶寬設置中，熱噪聲占主導地位，短路輸入始終會導致產(chǎn)生按高斯分布分布的輸出代碼。圖2顯示24位Σ-Δ ADC AD7124-8的接地輸入直方圖，內(nèi)部可編程增益放大器(PGA)分別設置為1和128。

圖2 在PGA增益為1時（左側），AD7124輸出噪聲中顯示13個代碼，標準偏差為約2.5個代碼。當量化噪聲可見時，熱噪聲更為顯著。在PGA增益為128時（右側），顯示187個代碼，量化噪聲是無關緊要的。截斷一個或兩個最低有效位（雙倍或四倍量化噪聲）不會導致信息丟失

模擬和測量ADC噪聲

模擬熱噪聲受限的ADC的噪聲是很簡單的。如果噪聲“表現(xiàn)正?！保ㄈ鐖D2所示，呈高斯分布），且在ADC的輸入范圍內(nèi)保持恒定，即可使用NumPy⁷的隨機正常函數(shù)來模擬ADC的時域噪聲，然后通過標準偏差來進行驗證，如圖3所示。

圖3 使用NumPy模擬高斯噪聲

圖4 ADALM2000是一款多功能USB測試儀器，具有兩個通用模擬輸入和兩個輸出，采樣率分別為100 MSPS和150 MSPS。它可以作為簡單的信號源，用于測量ADC噪聲帶寬和濾波器響應。運行支持AD7124器件驅動器支持的內(nèi)核的樹莓派4作為AD7124和主機之間的簡單橋梁

AD7124設備驅動器在行業(yè)標準IIO框架之內(nèi)，該框架具有完善的軟件API（包括Python捆綁）。應用代碼可以在本地（在樹莓派上）運行，也可以通過網(wǎng)絡、串行或USB連接在遠程機器上運行。此外，pyadi-iio8抽象層負責與IIO器件進行連接所需的大部分樣板的設置，極大地簡化了軟件接口。圖5顯示如何打開AD7124-8的連接，進行配置，捕捉一個數(shù)據(jù)塊，然后關閉連接。

圖5 AD7124-8基本數(shù)據(jù)捕捉

建立與AD7124-8的通信之后，可以執(zhí)行非常簡單，但非常有用的測試：直接測量輸入噪聲。簡單地讓ADC的輸入短路，然后查看ADC代碼的分布，這是確定信號鏈設計的一個非常有用的步驟。AD7124的輸入模式設置為單極性，所以只有正值是有效的；圖6所示的測試電路確保輸入始終為正值。

圖6 使用一個電阻分壓器在AD7124-8的輸入中生成1.25mV偏置，克服15μV最大失調(diào)電壓，確保ADC的讀數(shù)始終為正

圖7顯示兩個1024點的測量值。下方的（藍色）線條是在初次通電后立即獲取的。

圖7 兩次AD7124-8數(shù)據(jù)捕捉是在采用1.25mV偏置的情況下進行的。下面的線條顯示在通電后，電路升溫時的初始漂移。上面的線條顯示在半個小時升溫后，讀數(shù)達到穩(wěn)定

“漂移”可能是由許多因素造成的——內(nèi)部基準電壓源升溫、外部電阻升溫（因此漂移），或者是因為寄生熱電偶，在熱電偶中，稍微不同的金屬會在存在熱梯度的情況下產(chǎn)生電壓。升溫后測量到的噪聲為約565nV rms，與數(shù)據(jù)手冊中的噪聲規(guī)格相當。

用密度表示ADC噪聲

如果所有元件都包括噪聲密度規(guī)格（大部分明確規(guī)定的傳感器和幾乎所有的放大器都如此要求），模擬信號鏈設計的一般原則（某一級的輸入噪聲應在一定程度上低于前一級的輸出噪聲）將是一項簡單的計算。

與放大器和傳感器不同，ADC數(shù)據(jù)手冊通常不包括噪聲密度規(guī)格。用密度表示ADC的噪聲之后，可以直接與模擬信號鏈的最后一個元件的輸出噪聲進行比較，它可能是ADC驅動器級，是增益級，或是傳感器本身。

ADC的內(nèi)部噪聲必然會出現(xiàn)在DC和采樣率的一半之間。理想情況下，該噪聲是扁平的，或者至少是可預測的形狀。事實上，由于ADC的總噪聲分布在已知帶寬上，所以可以將其轉換成噪聲密度，然后直接與信號鏈的其他元件進行比較。精密轉換器的總噪聲通常會直接給出，單位為Vrms：

其中eRMS表示總有效值噪聲，根據(jù)代碼的接地輸入直方圖的標準偏差進行計算。

用正弦信號測試和表征的更高速度的轉換器通常包含SNR規(guī)格。如果提供，可使用以下公式計算總有效值噪聲：

其中ADCp-p是ADC的峰峰值輸入范圍。可以使用以下公式計算等效噪聲密度：

其中fS表示ADC采樣速率，單位為樣本/秒。

在128SPS的數(shù)據(jù)速率下，在升溫后圖7的總噪聲為565nV。噪聲密度約為：

ADC現(xiàn)在可以直接納入信號鏈噪聲分析中，為優(yōu)化信號鏈增益提供了指導。

■   增加增益，只要到達“ADC之前的最后一個級的噪聲密度比ADC的噪聲密度高一位”的點，即停止。切勿再增加信號鏈增益——這只會放大噪聲，并減小允許的輸入范圍。

這與“填補”ADC的輸入范圍的傳統(tǒng)智慧背道而馳。如果ADC的轉換函數(shù)中存在步進或斷續(xù)，超出ADC的輸入范圍可能會有好處，但對于“表現(xiàn)正?！钡腁DC（大多數(shù)Σ-Δ ADC和現(xiàn)代的高分辨率逐次逼近寄存器(SAR) ADC）來說，通過噪聲進行優(yōu)化是首選方法。

測量ADC濾波器響應

AD7124-8是一個Σ-Δ ADC，其中調(diào)制解調(diào)器產(chǎn)生高采樣率，但噪聲大（低分辨率），表示模擬輸入。這些噪聲很大的數(shù)據(jù)然后被內(nèi)部數(shù)字濾波器過濾，產(chǎn)生更低速率、更低噪聲的輸出。濾波器的類型因ADC而異，具體由預期的最終應用決定。AD7124-8是針對精密應用的通用器件。因此，數(shù)字濾波器響應和輸出數(shù)據(jù)速率是高度可配置的。雖然數(shù)據(jù)手冊中明確定義了濾波器響應，但有時可能需要測量濾波器對給定信號的影響。AD7124-8濾波器響應代碼塊（參見圖9）通過將正弦波應用到ADC輸入并分析輸出來測量濾波器響應。該方法適用性高，可用于測量其他波形——子波和模擬的物理事件。ADALM2000連接至AD7124-8電路，如圖8所示。

圖8 ADALM2000波形發(fā)生器用于生成一定范圍的正弦波頻率，以直接測量AD7124-8的濾波器響應。雖然腳本將正弦波幅度和偏移設置為安全水平，1kΩ電阻可以在功能故障時保護AD7124-8。（ADALM2000的輸出電壓范圍為–5V至+5V，而AD7124-8的絕對最大限值為-0.3V和+3.6V。）

AD7124-8濾波器響應代碼塊（參見圖9）將設置ADALM2000的波形發(fā)生器，生成10Hz正弦波，捕捉1024個數(shù)據(jù)點，計算rms值，然后將結果附加到列表中。send_sinewave和capture_data是實用函數(shù)，分別用于發(fā)送一個正弦波到ADALM2000和接收來自AD7124的數(shù)據(jù)塊。2 接著，它將頻率步進增加，直到達到120Hz，然后給出圖10所示的結果。

圖9 ADALM2000的濾波器響應框圖

圖10 在64 SPS、sinc4模式下測量AD7124濾波器的響應，顯示濾波器的通帶、第一個波瓣和前兩個零位

當測量高衰減值需要一個更安靜和更低失真的信號發(fā)生器時，在此設置下，前幾個主要波瓣的響應是明顯的。

模擬ADC濾波器

測量ADC的濾波器響應的能力是一項實用的平臺驗證工具。但是，要完全模擬信號鏈，需要濾波器的模型。關于這一點，許多轉換器（包括AD7124-8）沒有明確指明，但可以根據(jù)數(shù)據(jù)手冊中提供的信息逆向設計得出可用的模型。

注意，以下只是AD7124-8濾波器的模型；不是位精準的表示。請參考AD7124-8數(shù)據(jù)手冊查看所有保證參數(shù)。

AD7124的濾波器都具有由各種sinc函數(shù)組成的頻率響應（頻率響應與(sin{f}/f)N成正比）。這些濾波器易于構建，在零位已知的情況下可以逆向設計。

圖11顯示AD7124-8的10Hz陷波濾波器。還提供高階sinc3和sinc4濾波器的各種組合。

濾波器的脈沖（時域）形狀如圖14所示。濾波器系數(shù)(tap)值被標準化，以得出零頻率時的單位(0dB)增益。

圖11 AD7124-8 10 Hz陷波濾波器具有sinc1幅度響應；濾波器的脈沖響應只是100 ms時間間隔內(nèi)樣本的未加權（矩形）平均值

圖12中顯示的同步50Hz/60Hz拒波濾波器是一個重要示例。此濾波器用于強烈抑制來自交流電源線的噪聲，可能是50Hz（與歐洲一樣），或者是60Hz（與美國一樣）。

圖12 AD7124-8 50Hz/60Hz拒波濾波器響應是50Hz sinc3濾波器和60Hz sinc1濾波器的組合

可以通過對sinc1濾波器進行卷積來生成更高階的sinc濾波器。例如，將兩個sinc1濾波器（在時間上有一個矩形脈沖響應）進行卷積將得到一個三角脈沖響應和一個相應的sinc2頻率響應。AD7124濾波器代碼塊（參見圖13）生成一個sinc3濾波器，在50Hz時為零，然后添加第四個濾波器，在60Hz時為零。

圖13 適用于50Hz/60Hz sinc濾波器的AD7124-8代碼示例

濾波器的脈沖（時域）形狀如圖14所示。濾波器系數(shù)(tap)值被標準化，以得出零頻率時的單位(0dB)增益。

圖14 對矩形脈沖響應進行反復卷積，得到三角形響應，然后是類高斯脈沖響應

最后，可以使用NumPy的freqz函數(shù)計算頻率響應，如圖16所示。響應如圖15所示。

圖15 將sinc3 50Hz陷波濾波器與sinc1 60Hz濾波器進行卷積，將產(chǎn)生強烈抑制50Hz和60Hz的復合響應

圖16 AD7124-8代碼示例，適用于帶sinc 60Hz濾波器的sinc3 50Hz陷波濾波器

無可避免：傳感器的基本限制

所有傳感器，無論多么完美，都有最大輸入值（和對應的最大輸出，可能是電壓、電流、電阻，甚至是刻度位置）和一個有限的本底噪聲——即使輸入完全靜止，輸出也存在“波動”。在有些情況下，提供電力輸出的傳感器可能包含具有有限電阻（更廣泛一點，阻抗）的元件，在圖17中，RSENSOR表示該電阻。這代表一個無法改善的基本噪聲限值，此電阻會生成en(RMS)噪聲電壓，最小值為：

其中：eN (RMS)表示總噪聲。K表示波爾茲曼常數(shù)(1.38e-23 J/K)。T表示電阻的絕對溫度（開氏度）。F2和F1表示相關頻段的上限和下限。將帶寬標準化至1Hz，以V/√Hz為單位表示噪聲密度。

傳感器數(shù)據(jù)手冊可能給出低輸出電阻（通常接近0Ω），但這可能是個緩沖級，可以簡化與下游電路之間的連接，但無法消除信號鏈前面部分的電阻導致的噪聲。

圖17 傳感器通常包括一個內(nèi)部緩沖器，用于簡化與下游電路的連接。當輸出阻抗很低（通常接近0 Ω）時，來自高阻抗檢測元件的噪聲與信號一起被緩沖

還有許多其他的傳感器限制——機械的、化學的、光學的，每個傳感器都有自己的理論限制，我們可以模擬其影響，之后再進行補償。但噪聲是唯一無法彌補的缺陷。