西門子擴(kuò)展多款 IC 設(shè)計(jì)解決方案對(duì)臺(tái)積電先進(jìn)工藝的支持

獲得臺(tái)積電技術(shù)認(rèn)證的西門子EDA 產(chǎn)品包括 Calibre?nmPlatform——用于 IC 簽核的領(lǐng)先物理驗(yàn)證解決方案；以及 Analog FastSPICE? 平臺(tái)——專為納米級(jí)模擬、射頻（RF）、混合信號(hào)、存儲(chǔ)器和定制數(shù)字電路提供快速電路驗(yàn)證。這兩個(gè)產(chǎn)品系列目前均已獲得臺(tái)積電 N4P 和 N3E 工藝認(rèn)證。作為臺(tái)積電 N3E 工藝的定制設(shè)計(jì)參考流程 (CDRF) 的一部分，Analog FastSPICE 平臺(tái)還可支持可靠性感知仿真，包括老化、實(shí)時(shí)自熱效應(yīng)和高級(jí)可靠性功能。

Calibre 平臺(tái)的整體認(rèn)證中還包括西門子 Calibre? xACT? 軟件。該軟件目前已獲得臺(tái)積電 N3E/N4P 技術(shù)認(rèn)證，可為高頻、高速數(shù)字應(yīng)用和其他高級(jí)應(yīng)用提供簽核寄生參數(shù)提取功能。

西門子數(shù)字化工業(yè)軟件 IC EDA 執(zhí)行副總裁 Joe Sawicki 表示：“臺(tái)積電和西門子通力合作，對(duì)西門子多款解決方案進(jìn)行工藝技術(shù)認(rèn)證，幫助雙方共同客戶滿足嚴(yán)格的上市時(shí)間指標(biāo)，同時(shí)達(dá)到優(yōu)異的性能、功耗和面積平衡。臺(tái)積電與西門子 EDA 的專業(yè)知識(shí)相互融合，構(gòu)建聯(lián)合解決方案，幫助 IC 設(shè)計(jì)界快速創(chuàng)建和驗(yàn)證創(chuàng)新型 IC，以應(yīng)對(duì)市場(chǎng)和應(yīng)用的高增長(zhǎng)需求?！?/span>

此外，西門子 Aprisa? 數(shù)字實(shí)施解決方案已獲得臺(tái)積電的 N5 和 N4 工藝技術(shù)認(rèn)證，客戶現(xiàn)可使用認(rèn)證的 Aprisa 技術(shù)進(jìn)行高容量應(yīng)用的設(shè)計(jì)任務(wù)。Aprisa 支持臺(tái)積電先進(jìn)工藝的所有設(shè)計(jì)規(guī)則和功能，成功通過(guò)了執(zhí)行完整物理實(shí)現(xiàn)流程的嚴(yán)格程序，并符合所有簽核（sign-off）標(biāo)準(zhǔn)，包括 DRC、LVS、定時(shí)、功率和電源完整性等要求。臺(tái)積電可根據(jù)客戶需求提供面向 N5 和 N4 設(shè)計(jì)的 Aprisa 解決方案文件。

此番認(rèn)證是西門子與臺(tái)積電攜手合作的又一里程碑，西門子對(duì) Aprisa 數(shù)字實(shí)施解決方案大力投資，以幫助設(shè)計(jì)人員克服今天嚴(yán)峻的集成電路（IC）設(shè)計(jì)挑戰(zhàn)。

臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)管理事業(yè)部副總裁 Suk Lee 表示：“臺(tái)積電與西門子 EDA 的近期合作成果讓雙方共同客戶能夠利用臺(tái)積電的先進(jìn)工藝來(lái)降低功耗并提升性能。未來(lái)，我們希望能夠與西門子 EDA 繼續(xù)保持密切合作，提供突破性技術(shù)，幫助客戶以更快的速度將創(chuàng)新芯片產(chǎn)品推向市場(chǎng)。”