后CMOS制程時(shí)代 摩爾定律如何再延續(xù)30年

摩爾定律(Moore’s Law)雖然是英特爾(Intel)共同創(chuàng)辦人Gordon Earle Moore所創(chuàng)，至今超過50年歷史，但在貢獻(xiàn)讓摩爾定律繼續(xù)推進(jìn)的角色上，英特爾絕非最大且唯一的貢獻(xiàn)者，如今在半導(dǎo)體晶圓制造業(yè)界努力下，摩爾定律正在經(jīng)歷再次演進(jìn)期。

日前在美國(guó)加州史丹佛大學(xué)(Stanford University)舉辦的2019年Hot Chips大會(huì)上，現(xiàn)任臺(tái)積電副總經(jīng)理黃漢森(Philip Wong)進(jìn)行的一場(chǎng)演說，便就既有半導(dǎo)體平面(Planar)制程技術(shù)以及采用其它更先進(jìn)技術(shù)，如何持續(xù)維持摩爾定律不死進(jìn)行說明。他認(rèn)為，摩爾定律不僅沒有消亡，也沒有減速，甚至沒有生??！

從英特爾角度看，也認(rèn)為摩爾定律還在持續(xù)演化。如英特爾(Intel)技術(shù)開發(fā)部門制程與產(chǎn)品集成主任Ramune Nagisetty認(rèn)為，摩爾定律原先是關(guān)于每晶體管成本和多少晶體管可搭載于單一芯片的律則，如今更新的運(yùn)算系統(tǒng)架構(gòu)方式透過排除傳統(tǒng)阻礙，以及提升效能、功耗與成本，正在驅(qū)動(dòng)摩爾定律持續(xù)演化。

CMOS制程仍是短期推進(jìn)微縮最佳途徑

黃漢森甚至認(rèn)為，在有合適的技術(shù)下，摩爾定律仍可存續(xù)30年。至于要如何維持摩爾定律存續(xù)，唯一的重點(diǎn)在不斷提升晶體管密度，進(jìn)而可持續(xù)提供更佳的效能以及能源效率表現(xiàn)。The Next Platform報(bào)導(dǎo)，黃漢森指出，只要業(yè)者能夠持續(xù)在更小芯片空間內(nèi)放入更多具更佳能源效率的晶體管，就能持續(xù)讓摩爾定律存續(xù)，不論所采用實(shí)現(xiàn)這個(gè)晶體管密度持續(xù)提高的方式為何。

在此情況下，短期內(nèi)要能持續(xù)推動(dòng)摩爾定律前進(jìn)，仍必須仰賴既有持續(xù)推出更先進(jìn)CMOS制程的技術(shù)，讓晶圓制造端能夠量產(chǎn)閘極長(zhǎng)度(Gate Length)更小的晶體管。以臺(tái)積電為例，目前的進(jìn)展是在蝕刻7納米晶體管，并朝5納米制程推進(jìn)。

黃漢森指出，5納米節(jié)點(diǎn)的設(shè)計(jì)生態(tài)系統(tǒng)已準(zhǔn)備就緒，臺(tái)積電已開始進(jìn)行風(fēng)險(xiǎn)試產(chǎn)。由此顯示，臺(tái)積電制程節(jié)點(diǎn)以及設(shè)計(jì)工具已經(jīng)完成開發(fā)，并正進(jìn)行可投入量產(chǎn)的晶圓生產(chǎn)階段。臺(tái)積電方面日前表示，該公司計(jì)劃2020年上半開始量產(chǎn)5納米芯片。在此情況下外界分析，臺(tái)積電甚至可能正在發(fā)展3納米制程節(jié)點(diǎn)技術(shù)。

即使如此，上述都仍停留在既有的傳統(tǒng)平面制程，黃漢森認(rèn)為，最終傳統(tǒng)平面制程終有一天將不再能進(jìn)行微縮。但這不代表晶體管密度持續(xù)微縮的進(jìn)行就會(huì)終結(jié)。有業(yè)界人士指出，摩爾定律在臺(tái)積電、三星電子(Samsung Electronics)以及GlobalFoundries等全球主要晶圓制造廠商中，依然很好的扮演著角色。

AI、5G驅(qū)動(dòng)下階段半導(dǎo)體制程演進(jìn)

如黃漢森所言，在半導(dǎo)體晶圓制造產(chǎn)業(yè)仍在進(jìn)行許多技術(shù)創(chuàng)新，以能在Dennard微縮定律(Dennard Scaling)終結(jié)后，持續(xù)推進(jìn)晶體管密度微縮保持在上升曲線，特別是如采用應(yīng)變矽晶(Strained Silicon)、高介電常數(shù)金屬閘極(High-K/Metal Gate；HKMG)技術(shù)，再者是引入3D結(jié)構(gòu)的鰭式場(chǎng)效晶體管(FinFET)制程技術(shù)。如今業(yè)界也在探索名為「設(shè)計(jì)技術(shù)協(xié)同最佳化」(Design Technology Co-Optimization；DCTO)的技術(shù)，以推進(jìn)朝7納米制程以下邁進(jìn)。

這些新制程技術(shù)的創(chuàng)新，都是為了讓半導(dǎo)體晶圓制造端，能夠跟上科技產(chǎn)業(yè)終端應(yīng)用，對(duì)具備更快運(yùn)算速度及更佳硬件能源效率的更新式運(yùn)算平臺(tái)推出的需求所生，這樣的演進(jìn)過程至今已有40年左右。

從1970年代迷你計(jì)算機(jī)(minicomputer)作為開端，到1980年代的PC崛起時(shí)代，再到1990年代的互聯(lián)網(wǎng)興起，再到2000年代至今的行動(dòng)運(yùn)算浪潮，每一代都有賴全球半導(dǎo)體制程的不斷微縮演進(jìn)，帶動(dòng)晶體管密度不斷微縮，以能推出效能及功耗更佳、符合新科技浪潮的更高運(yùn)算需求，進(jìn)而形成當(dāng)前全球科技產(chǎn)業(yè)供應(yīng)鏈現(xiàn)況，并創(chuàng)造一個(gè)愈來愈科技滲透的社會(huì)環(huán)境。

隨著行動(dòng)時(shí)代發(fā)展至今逐漸趨于成熟、成長(zhǎng)性逐漸趨緩，黃漢森認(rèn)為，人工智能(AI)以及5G將會(huì)是下一階段推動(dòng)半導(dǎo)體制程微縮前進(jìn)的主要推動(dòng)力。

2.5D、3D結(jié)構(gòu)接棒　解決長(zhǎng)期微縮困境

未來能讓摩爾定律持續(xù)推進(jìn)的創(chuàng)新技術(shù)方面，從短期來看，目前小芯片(Chiplet)技術(shù)在2.5D結(jié)構(gòu)中建立的多芯片封裝技術(shù)，將有助增加整體運(yùn)算以及存儲(chǔ)器密度，即使小芯片技術(shù)途徑?jīng)]有創(chuàng)造任何晶體管微縮的效果。因此在小芯片技術(shù)途徑發(fā)展上，黃漢森指出，讓個(gè)別小芯片制程節(jié)點(diǎn)的重要性，不如如何將這些元件集成在同一個(gè)封裝中來得重要。

在這部分，臺(tái)積電藉由自有CoWoS(Chip-on-Wafer-on-Substrate)技術(shù)，掌握了自有2.5D封裝制程版本，與此相較，英特爾「崁入式多芯片互連橋接」(Embedded Multi-Die Interconnect Bridge；EMIB)封裝技術(shù)則是相應(yīng)的競(jìng)爭(zhēng)技術(shù)。

CoWoS透過在矽載板(silicon interposer)上方安裝小芯片以及合適的存儲(chǔ)器裝置，并以矽導(dǎo)通孔(Through Silicon Via；TSV)進(jìn)行連結(jié)的方式，進(jìn)行多芯片封裝作業(yè)。NVIDIA的Tesla V100 GPU加速器即最典型的CoWoS技術(shù)產(chǎn)物，其將1個(gè)GV100 GPU和高帶寬存儲(chǔ)器(HBM)模塊進(jìn)行封裝。

其它如超微(AMD)、英特爾以及賽靈思(Xilinx)，也都各自在發(fā)展自有小芯片技術(shù)途徑。如英特爾Nagisetty指出，藉由先進(jìn)封裝技術(shù)，能以更具創(chuàng)新的方式將各個(gè)更小的小芯片接合在一起，Stratix 10現(xiàn)場(chǎng)可程序化邏輯閘陣列(FPGA)即英特爾首款采用小芯片以及先進(jìn)封裝技術(shù)途經(jīng)開發(fā)的芯片產(chǎn)品，下一代Agilex FPGA英特爾也將持續(xù)突破既有小芯片與先進(jìn)封裝技術(shù)的極限。能夠快速推出客制化芯片產(chǎn)品，具備很高的價(jià)值。

Nagisetty也稱小芯片技術(shù)途徑一大優(yōu)勢(shì)，在于為芯片創(chuàng)新創(chuàng)建一個(gè)平臺(tái)，因小芯片技術(shù)可讓小型、無晶圓廠芯片業(yè)者投入設(shè)計(jì)，讓業(yè)者無需設(shè)計(jì)整個(gè)CPU或產(chǎn)品，根據(jù)自身特定專業(yè)進(jìn)行創(chuàng)新設(shè)計(jì)。例如美國(guó)國(guó)防高等研究計(jì)劃署(DARPA)的「DARPA CHIPS」計(jì)畫中，就有幾款小芯片設(shè)計(jì)成為英特爾FPGA平臺(tái)。

但2.5D結(jié)構(gòu)仍有限，3D封裝技術(shù)才是推進(jìn)微縮的長(zhǎng)遠(yuǎn)解決途徑，例如臺(tái)積電的N3XT(Nano-Engineered Computing Systems Technology)架構(gòu)。N3XT為基于全新納米材料以及存儲(chǔ)器與邏輯良好集成的3D單片(monolithic)設(shè)計(jì)。

雖然自2015年在學(xué)術(shù)圈就可見N3XT技術(shù)，如今才有臺(tái)積電認(rèn)真看待這項(xiàng)技術(shù)，有助在臺(tái)積電推動(dòng)下未來導(dǎo)入商用化。有研究顯示，以各式機(jī)器學(xué)習(xí)(ML)推論為評(píng)測(cè)基準(zhǔn)，采N3XT生產(chǎn)的半導(dǎo)體裝置比采2D制程的裝置，效率提升介于63~1,971倍之間。

黃漢森指出，N3XT系統(tǒng)包含多層的能源效率邏輯層、高速存儲(chǔ)器，以及高容量非揮發(fā)性存儲(chǔ)器，以交錯(cuò)方式堆疊在一起，并全都位在傳統(tǒng)的矽邏輯晶粒之上，并由金屬層間通孔(Inter-Layer Via；ILV)來連結(jié)這些不同的元件，這也是一大技術(shù)關(guān)鍵。與微米尺寸的矽導(dǎo)通孔(TSV)不同的是，ILV能達(dá)到更小的納米尺寸。

對(duì)3D封裝技術(shù)而言，存儲(chǔ)器和邏輯的交錯(cuò)堆疊更具重要性，因?yàn)檫@可縮短元件彼此之間的距離，進(jìn)而有助實(shí)現(xiàn)5G以及AI等應(yīng)用對(duì)高帶寬、低延遲通訊的需求，這是傳統(tǒng)CMOS無法做到的。因?yàn)檫壿嬀w管需要約攝氏1,000度才能進(jìn)行適當(dāng)?shù)奈g刻，這樣的高溫可能會(huì)在制造過程中導(dǎo)致鄰接的其它元件毀壞。

低溫材料、新式存儲(chǔ)器扮演助攻角色

制程技術(shù)之外，過去幾年也可見在開發(fā)在相對(duì)低溫情況下，適合于制造高效能晶體管的新材料，此即過渡金屬二硫?qū)倩?Transition Metal Dichalcogenides；TMD)。TMD材料的優(yōu)勢(shì)在具備更高的電子移動(dòng)率，讓電荷在更薄的通道中能夠更輕易移動(dòng)，有助于小于2~3納米晶體管的開發(fā)。對(duì)此黃漢森指出，臺(tái)積電目前在研發(fā)階段已開發(fā)出采二硫化鎢(tungsten disulfide)打造的實(shí)驗(yàn)性質(zhì)TMD晶圓。

納米碳管(Carbon Nanotube)則是另一可行的納米材料。黃漢森指出，已可制造出采納米碳管材料的實(shí)驗(yàn)性質(zhì)晶圓，并展現(xiàn)出不錯(cuò)的半導(dǎo)體行為。實(shí)際上目前在業(yè)界已可見以納米碳管為基礎(chǔ)開發(fā)的邏輯和SRAM裝置的原型設(shè)計(jì)問世，包含近期麻省理工學(xué)院(MIT)研究人員開發(fā)的RISC-V實(shí)作產(chǎn)品。

3D集成最適合采用的存儲(chǔ)器方面，黃漢森認(rèn)為包含SST-MRAM、PCM、ReRAM、CBRAM以及FERAM，這些存儲(chǔ)器都具備可隨機(jī)存取、非揮發(fā)性等特性。目前已有部分投入商用化階段，諸如三星電子(Samsung Electronics)的嵌入式MRAM、英特爾3D XPoint以及Everspin的MRAM。

整體而言，雖然黃漢森未明確揭露上述新技術(shù)將如何延續(xù)摩爾定律達(dá)他所稱的30年之久，但也算是為晶圓制造如何從平面制程，演進(jìn)至2.5D、3D結(jié)構(gòu)制程，以及所能采用的其它潛在技術(shù)及材料，勾勒一個(gè)可持續(xù)帶動(dòng)微縮及晶體管密度提升的技術(shù)途徑，靜待全球半導(dǎo)體晶圓制造端提出可商用化解決方案，實(shí)現(xiàn)摩爾定律的延續(xù)。