新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 嵌入式硬件通信接口協(xié)議-UART(一)協(xié)議基礎

嵌入式硬件通信接口協(xié)議-UART(一)協(xié)議基礎

作者: 時間:2018-12-19 來源:網(wǎng)絡 收藏

       如果拿到一塊板子或者一套設備,但沒有源碼程序,純靠硬件抓取通信串口的數(shù)據(jù)內(nèi)容,首先利用示波器觀測每個bit的寬度,后換算成比特率,這時候比特率基本上就是波特率了。利用串口助手模塊,在PC端下載個串口助手,設置匹配的波特率進行數(shù)據(jù)抓取。

本文引用地址:http://2s4d.com/article/201812/395785.htm

  比如抓到波形116us/bit, 直接轉(zhuǎn)換得:1bit/116us = 1 bit/(116/1000000)s = 8620.68 bit/s,此時配置串口助手的波特率,利用串口助手模塊與被測信號管腳進行連接,即可實現(xiàn)串口數(shù)據(jù)的抓取。

  (二)數(shù)據(jù)位Data bits:

  在維基百科的介紹中,數(shù)據(jù)的位數(shù)一般可有5~9位,其中各個位數(shù)的應用場景也是有區(qū)別的:

  5位常用于博多碼(Baudot code)

  7位常用于ASCII字符

  8位則用于大多數(shù)類型的數(shù)據(jù)并且與字節(jié)(Byte)匹配

  6位9位少用

  收發(fā)雙方定義了相同的數(shù)據(jù)位寬后,才能對信號管腳采樣時正確解碼到傳輸?shù)臄?shù)據(jù)內(nèi)容。

  如上列出的不同數(shù)據(jù)位數(shù)情況,在不同的應用場景中,能夠選擇合適的數(shù)據(jù)完成高效率的傳輸。

  (三)校驗位Parity:

  校驗位可在數(shù)據(jù)傳輸過程中,接收方對信號管腳進行采樣和解碼時,對數(shù)據(jù)的完整性和正確性進行校驗,保證在通信過程中,可有效排除線路不穩(wěn)定或者外界的干擾導致數(shù)據(jù)位出錯的問題。

  校驗位作為可選的配置項,可進行的配置方式有:

  配置方式

  作用

  備注

  None

  無校驗

  在數(shù)據(jù)傳輸?shù)膸Y(jié)構(gòu)中沒有校驗位

  Odd

  奇校驗

  數(shù)據(jù)中”1”的個數(shù)是奇數(shù),校驗位被置0;

  數(shù)據(jù)中”1”的個數(shù)是偶數(shù),校驗位被置1。

  Even

  偶校驗

  數(shù)據(jù)中”1”的個數(shù)是奇數(shù),校驗位被置1;

  數(shù)據(jù)中”1”的個數(shù)是偶數(shù),校驗位被置0。

  Mark

  校驗位始終是“1”

  校驗位始終是“1”

  Space

  校驗位始終是“0”

  校驗位始終是“0”

  對于奇偶校驗位的設置,比較容易混淆的是奇校驗和偶校驗的設定,在下圖中分別列出了所有校驗位配置方式的時序圖,其中傳輸?shù)臄?shù)據(jù)是DigCore的縮寫DC,即十六進制為0xDC:

  


  對比觀察上圖中的各類校驗方式,簡單說奇校驗(Odd-Parity)方式,傳輸?shù)臄?shù)據(jù)0xDC,二進制11011100,從二進制數(shù)值看到有5個“1”,也就是奇數(shù)個“1”,則在校驗位被置“0”,此時邏輯“1”的個數(shù)總和等于奇數(shù)5,從而實現(xiàn)奇校驗。

  簡而言之,保證一個原則是,開啟奇校驗時,數(shù)據(jù)中“1”的個數(shù)與校驗位“1”數(shù)量總和為奇數(shù),開啟偶校驗時,該數(shù)量總和為偶數(shù)。

  (四)停止位Stop bits:

  停止位可配置成1bit、1.5bit和2bit三種,配置成其中一種的時候,信號管腳的電平保持對應bit時長的高電平。

  停止位的意義在于標志著一個數(shù)據(jù)的發(fā)送完成,同時保證了收發(fā)雙方在進行硬件操作的時候,提供了可靠的處理時間。

  


  (五)流控制Flow control:

  流控制,俗話說就是“握手”。流控制的作用,在不同處理性能的設備之間,數(shù)據(jù)傳輸之前,接收方會以“流控制”來通知發(fā)送方,是否可以繼續(xù)進行接下來的數(shù)據(jù)傳輸。這樣的應用場景多見于計算機與低性能的微控制器通信,也可見于PC與打印機之間進行的數(shù)據(jù)傳輸,該特點都是接收方的接收緩存已滿或處理事務較慢時,從而需要流控制來告知發(fā)送方稍后再發(fā)送。

  流控制的方式分別有軟件和硬件兩種。

  軟件的流控制方式,在通信中,只需RxD、TxD、GND三根即可,數(shù)據(jù)在傳輸過程中,依靠代碼的判斷處理,并通過收發(fā)雙方進行的數(shù)據(jù)交互完成控制,在現(xiàn)有通信物理信號線基礎上,使用控制字符(ASCII表中的0x00~0x0x1F、0x7F)完成控制指令的交互。一般在私有協(xié)議下也會定義一些特殊字符設為控制指令。

  硬件的流控制方式,即在原有的RxD、TxD、GND三根信號線的基礎上,再增加RTS/CTS和DTR/DSR這兩組信號線。

  第一組線是RTS(Request toSend)和CTS(Clear toSend)。當接收方準備好接收數(shù)據(jù),它置高RTS線表示它準備好了,如果發(fā)送方也就緒,它置高CTS,表示它即將發(fā)送數(shù)據(jù)。

  第二組線是DTR(DataTerminal Ready)和DSR(Data SetReady)。這些線主要用于Modem通信。使得串口和Modem通信他們的狀態(tài)。

  例如:當Modem已經(jīng)準備好接收來自PC的數(shù)據(jù),它置高DTR線,表示和電話線的連接已經(jīng)建立。讀取DSR線置高,PC機開始發(fā)送數(shù)據(jù)。一個簡單的規(guī)則是DTR/DSR用于表示系統(tǒng)通信就緒,而RTS/CTS用于單個數(shù)據(jù)包的傳輸。

  而在實際的應用中,硬件的方式比較少用,最大的原因是消耗硬件成本,并且在當前的MCU性能下,的FIFO緩存器、MCU的事件中斷等等因素,都能夠完成數(shù)據(jù)的接收和存儲,并且對大多數(shù)的應用場景是完全足夠,因此在很多應用中已經(jīng)很少用到硬件流控制。

  信號

  定義

  作用

  DTR

  數(shù)據(jù)終端準備好

  Data Terminal Ready

  DSR

  數(shù)據(jù)準備好

  Data Set Ready

  RTS

  請求發(fā)送

  Request To Send

  CTS

  清除發(fā)送

  Clear To Send

  文章到此已經(jīng)完成了對UART協(xié)議基礎的描述,欲知UART的不同電氣特性下的接口規(guī)范,且聽下回分解!

  參考資料:

  《串行接口》@百度百科

  《Serial Port》@維基百科

  《波特》@百度百科


上一頁 1 2 下一頁

關(guān)鍵詞: 嵌入式 UART

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉