MEMS時鐘以小體積、高精度正迅速崛起

作者 / 王影 《電子產(chǎn)品世界》編輯(100036)

1 MEMS是時鐘市場的新勢力

　　據(jù)SiTime負(fù)責(zé)市場營銷的執(zhí)行副總裁Piyush Sevalia介紹，時鐘產(chǎn)業(yè)約為60億美元規(guī)模，每年的產(chǎn)值成長率約5%~10%。MEMS時鐘市場目前小于5%的份額，但每年的成長率高達(dá)約70%到80%，可見增速很快。

　　為何MEMS時鐘的增速更快?Piyush解釋道，半導(dǎo)體的特點(diǎn)是集成度越來越高，所以可以在單位容積里提供越來越多的功能和高性能，而且半導(dǎo)體的量產(chǎn)效率較高，一致性也高，所以半導(dǎo)體在很多應(yīng)用場合取代了舊有的技術(shù)，例如數(shù)碼相機(jī)的存儲芯片取代了傳統(tǒng)相機(jī)的膠卷，電子管、晶體管取代了真空管。以此類推，隨著應(yīng)用對環(huán)境因素要求越來越高，半導(dǎo)體MEMS時鐘也有很好的發(fā)展機(jī)會。

　　5G、消費(fèi)電子等是MEMS時鐘的發(fā)展機(jī)會。

2 5G應(yīng)用的時鐘的挑戰(zhàn)

　　隨著進(jìn)入5G時代，移動運(yùn)營商的無線設(shè)備需要更嚴(yán)苛的時間同步，因此必須使用 OCXO(恒溫振蕩器)。而在5G 之前，這種OCXO 部署在控制良好的環(huán)境中。但是現(xiàn)在和即將到來的5G時代，計算、核心網(wǎng)絡(luò)和無線拆分成系統(tǒng)部署在不受控制的環(huán)境中，諸如信號塔、屋頂和燈柱。在這些環(huán)境下，OCXO將受到振動和極端溫度的影響。　　所以部署架構(gòu)的這種變化需要新的思考，相比于其他應(yīng)用，需要有更低的頻率穩(wěn)定性、相位抖動、短穩(wěn)(阿倫方差)和小尺寸(如圖1)。這時，相比于傳統(tǒng)的石英定時技術(shù)，MEMS解決方案脫穎而出。

　　2.1 MEMS相比石英方案的優(yōu)勢

　　近日， SiTime宣布推出了面向5G基礎(chǔ)設(shè)施的MEMS 時序解決方案——Emerald平臺，不僅可將5G設(shè)備部署到任何環(huán)境中，而且體積更小、性能更高，具有可編程性。

　　據(jù)SiTime稱，Emerald平臺也是業(yè)界首款MEMS 恒溫振蕩器。OCXO可在時序中提供頂級性能，是所有通信網(wǎng)絡(luò)可靠運(yùn)行的關(guān)鍵。

　　然而，基于石英的OCXO對諸如振動、溫度變化和沖擊等環(huán)境壓力因素較為敏感，客戶必須采取大量預(yù)防措施以確?？煽窟\(yùn)行。一大難題是OCXO的電路板布局。OCXO在布局時需要遠(yuǎn)離壓力因素，例如熱量和氣流誘發(fā)的熱沖擊。這導(dǎo)致了布線復(fù)雜和潛在的信號完整性問題。此外，設(shè)計人員也嘗試使用專門的塑封型OCXO蓋進(jìn)行熱隔離，但這會增加制造步驟和生產(chǎn)復(fù)雜性。Emerald平臺MEMS OCXO消除了這些問題，是市場上少有的可以達(dá)到3E時鐘標(biāo)準(zhǔn)的OCXO，外形尺寸僅為9 mm×7 mm，OCXO頻率穩(wěn)定性達(dá)到±5 ppb。

　　另外，SiTime還提供可編程性。而傳統(tǒng)石英 OCXO是從頭定制的產(chǎn)品。它們在特性的可用性方面存在嚴(yán)重限制，例如頻率、輸出類型、工作溫度和系統(tǒng)內(nèi)控制。“SiTime 的 Emerald 平臺 MEMS OCXO 則沒有這些限制。”Piyush先生稱，通過使用可編程模擬架構(gòu)，Emerald OCXO可提供1~220 MHz范圍內(nèi)任意頻率，確保客戶能為自己的應(yīng)用選擇最佳頻率。在不久的將來，Emerald OCXO 將提供更廣闊的工作溫度范圍(-40 到 +95℃，-40 到 +105℃)和用于系統(tǒng)內(nèi)編程的 I2C 串行接口。

　　2.2 Emerald為何可以做得很小?

　　原來的石英諧振子在圖2的鐵殼里，Emerald的諧振子在哪里?

　　如圖3，其中最小的黑點(diǎn)就是SiTime的諧振子，只有0.4 mm×0.4 mm。因此SiTime的OCXO才可以做成很小的體積。

　　2.3 MEMS為什么抗振性好?

　　人們在用傳統(tǒng)石英做OCXO時，可能會遇到一個很重要的問題就是外界的振動怎樣解決?因為振動會影響壓力。

　　但是由于SiTime的諧振子非常小，這意味著同樣外界的壓力對它造成的變異能力較小，所以它受外界頻率等環(huán)境的影響較小。由此可見，從體積這個本質(zhì)上就能解決抗振性的問題。

　　2.4 頻率可編程的用途

　　Emerald平臺是1~220 MHz可編程的，這在5G領(lǐng)域有什么樣的應(yīng)用場景?

　　分為兩個部分回答。第一部分，相比固定頻率OCXO，隨著未來5G系統(tǒng)的復(fù)雜性要求較多時，系統(tǒng)工程師可能需要的頻率不在目前市場上找得到的固定頻率范圍內(nèi)，因此可以迅速提供不同頻率。

　　第二部分，現(xiàn)在進(jìn)行可編程很方便。由于有了I2C在線編程，解放了工程師原來要靠傳統(tǒng)OCXO供應(yīng)商給他一個固定頻率，現(xiàn)在工程師通過I2C數(shù)字接口，在系統(tǒng)內(nèi)部就可以通過軟件的方式編程OCXO所需要的頻率。另外，工程師可以通過I2C接口去讀取OCXO內(nèi)部的溫度，作為其系統(tǒng)設(shè)計時候的一個參考。第三，還可以讀取OCXO內(nèi)部的工作狀態(tài)，并做校正。第四，OCXO有老化的問題，如果5G系統(tǒng)安裝到市場上以后，十年以后OCXO的精度變化，系統(tǒng)設(shè)備工程師如果要去校正該OCXO，以往的方式只能到是現(xiàn)場拆開機(jī)器更換板子或OCXO。未來通過在線編程，工程師可以做遠(yuǎn)程校正。這就像手機(jī)現(xiàn)在不需要送維修廠，就可以做軟件升級一樣。

3 面向緊湊型消費(fèi)電子的MEMS時鐘

　　緊湊型物聯(lián)網(wǎng)和便攜式電子設(shè)備需要小面積同時能延長電池壽命的解決方案。時序器件是這類產(chǎn)品運(yùn)行的關(guān)鍵，但時鐘源通常需要多個組件來滿足消費(fèi)類電子設(shè)備的頻率要求，導(dǎo)致較高的電路板空間占用和功耗。

　　2018年11月，Microchip Technology Inc.(美國微芯科技公司)推出了多路輸出MEMS時鐘發(fā)生器DSC613，據(jù)稱為時序組件節(jié)省多達(dá)80%的電路板空間，靈活的解決方案覆蓋寬頻率范圍，無需外部晶振，適合要求低功率運(yùn)行的小型設(shè)備，例如數(shù)碼相機(jī)、智能揚(yáng)聲器、虛擬現(xiàn)實(VR)頭盔、流媒體播放棒和機(jī)頂盒等。

　　3.1 相比傳統(tǒng)石英晶體時序的優(yōu)勢

　　Microchip時序和通信組產(chǎn)品營銷經(jīng)理Song Li告訴電子產(chǎn)品世界的記者，與傳統(tǒng)的石英晶體時序解決方案相比，Microchip的MEMS時鐘發(fā)生器具有諸多優(yōu)勢，前三大優(yōu)勢如下。

　　第一個優(yōu)勢是節(jié)省電路板空間。DSC613取代了三個晶體/振蕩器，只需將1.6 mm×1.2 mm的DSC613封裝尺寸與三倍大的2.0 mm×1.6 mm晶體封裝尺寸進(jìn)行比較便可發(fā)現(xiàn)，它至少節(jié)省了80%的電路板空間。而在傳統(tǒng)解決方案中，每個晶體還需要兩個負(fù)載電容，這會進(jìn)一步占用電路板空間?？傊?，DSC613最多可以取代9個元件，節(jié)省80%以上的電路板空間。

　　第二個優(yōu)勢是在極寬的溫度范圍內(nèi)保證ppm穩(wěn)定性?？蛻艨梢杂嗁彍囟确秶鸀?40至125℃、精度為±20 ppm的DSC613器件。另一方面，石英晶體解決方案還需要匹配電容來確保初始ppm精度。由于晶體靠近主芯片時溫度會發(fā)生變化，晶體ppm將按“S”曲線漂移，這可能導(dǎo)致系統(tǒng)中出現(xiàn)性能和穩(wěn)定性問題。像DSC613這樣的MEMS時鐘發(fā)生器具有片上溫度補(bǔ)償電路，支持實時校正ppm漂移。因此，它可以在非?？拷餍酒瑫r仍然保持ppm精度。

　　第三個優(yōu)勢是消除了電路板上的晶體起振問題。如果主芯片中的振蕩器電路沒有足夠的驅(qū)動強(qiáng)度來克服晶體的等效串聯(lián)電阻(ESR)，晶體便無法開始振蕩。隨著晶體封裝尺寸逐漸減小，ESR急劇增大。如今，客戶必須使用小型封裝晶體，以便在微型印刷電路板(PCB)上布置更多元件，這提高了發(fā)生晶體起振問題的風(fēng)險。MEMS時鐘發(fā)生器使用匹配的內(nèi)部振蕩器電路來驅(qū)動MEMS諧振器，從而消除了晶體起振問題。

　　Microchip有很強(qiáng)的設(shè)計，可以自行設(shè)計PLL(低功率鎖相環(huán))。DSC613具有兩個低功耗小數(shù)分頻PLL，可產(chǎn)生2 kHz至100 MHz之間的任何頻率。它還支持?jǐn)U頻時鐘來降低EMI。

　　3.2 相比芯片內(nèi)置時鐘，外置時鐘器件的優(yōu)勢

　　一些MCU或SoC等芯片內(nèi)部已集成了時鐘，外置時鐘的好處是什么?

　　這取決于每個客戶的應(yīng)用。由于制造公差的原因，MCU或SoC中集成的時鐘通常只能支持有限的ppm精度(測量單位為百分比而非ppm)。受芯片內(nèi)部噪聲的影響，時鐘抖動往往也會更高。對于需要精確計時、更快喚醒和高速連接的應(yīng)用，外部時鐘是惟一選擇。即使是沒有上述要求的應(yīng)用，外部時鐘仍然可以提供比集成時鐘更簡單的時序解決方案，因為集成時鐘涉及通過編寫軟件來配置內(nèi)部PLL以獲得所需頻率。

　　本文來源于《電子產(chǎn)品世界》2018年第12期第29頁，歡迎您寫論文時引用，并注明出處。