Achronix與Mentor共同打造以高等級(jí)邏輯綜合（HLS）與FPGA技術(shù)的連接推動(dòng)5G應(yīng)用新發(fā)展

　　FPGA技術(shù)因?yàn)榫哂衅洳⑿袌?zhí)行、運(yùn)算性能高、功耗低、可重配置以及相比ASIC開(kāi)發(fā)周期短等優(yōu)點(diǎn)，目前在各個(gè)領(lǐng)域中都有廣泛的應(yīng)用。但是隨著FPGA器件資源容量的不斷提高，邏輯設(shè)計(jì)的規(guī)模也越來(lái)越大，傳統(tǒng)的邏輯代碼設(shè)計(jì)變得十分復(fù)雜，開(kāi)發(fā)周期也愈發(fā)漫長(zhǎng)。由此，在2018年8月,基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器件和嵌入式FPGA(eFPGA)半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)日前宣布：該公司FPGA技術(shù)系列產(chǎn)品已獲得其合作伙伴、西門(mén)子旗下的Mentor公司的支持，將持續(xù)為其提供優(yōu)化的高等級(jí)邏輯綜合(HLS)流程。 HLS的引入，對(duì)于提高FPGA開(kāi)發(fā)效率，提高算法的收斂、迭代速度，有著非常明顯的效果。

　　該集成開(kāi)發(fā)環(huán)境使設(shè)計(jì)人員能夠使用Mentor的Catapult?HLS和Achronix的ACE設(shè)計(jì)工具快速的用C ++實(shí)現(xiàn)FPGA設(shè)計(jì)。此項(xiàng)合作首先已可用于5G無(wú)線應(yīng)用，以減少整體開(kāi)發(fā)工作并提高結(jié)果的質(zhì)量(QoR)，它適用于任何面向Achronix技術(shù)的設(shè)計(jì)。

　　“Mentor功能強(qiáng)大的Catapult工具和Achronix的嵌入式FPGA技術(shù)結(jié)合在一起，可為那些其SoC設(shè)計(jì)需要高性能FPGA技術(shù)的公司提供了真正獨(dú)到的價(jià)值組合，而這些SoC可以使用經(jīng)過(guò)驗(yàn)證的、基于C語(yǔ)言的設(shè)計(jì)流程來(lái)進(jìn)行配置，”Achronix負(fù)責(zé)市場(chǎng)營(yíng)銷的副總裁Steve Mensor評(píng)論道。 “這種組合型解決方案很好地證明了Mentor和Achronix工程團(tuán)隊(duì)之間的緊密合作關(guān)系。 我們首先面向的目標(biāo)應(yīng)用是5G無(wú)線，但是在其他許多需要最快開(kāi)發(fā)時(shí)間的細(xì)分市場(chǎng)應(yīng)用中，這項(xiàng)整體解決方案的獨(dú)特功能都有其價(jià)值?！?/p>

　　“我們高興地歡迎Achronix加入Mentor OpenDoor計(jì)劃，并樂(lè)于成為Achronix合作伙伴計(jì)劃的活躍成員。 這種開(kāi)放且相互配合的合作伙伴關(guān)系具有非常高的戰(zhàn)略意義，并已經(jīng)被證明是有益于我們的共同客戶，“Mentor公司Calypto Systems業(yè)務(wù)部市場(chǎng)營(yíng)銷總監(jiān)Ellie Burns說(shuō)到。 “Achronix eFPGA提供了極強(qiáng)大的功能，它能夠適應(yīng)一款具有現(xiàn)場(chǎng)可編程能力的SoC的后期變化和新要求。 再加上Catapult HLS和C ++的驗(yàn)證速度，芯片設(shè)計(jì)人員現(xiàn)在可以在幾天而不是幾周或幾個(gè)月內(nèi)輕松地從算法更改轉(zhuǎn)化為全新的低功耗、高性能硬件?！?/p>

　　將Catapult添加到Achronix設(shè)計(jì)流程

　　將Catapult HLS添加到Speedcore嵌入式FPGA技術(shù)設(shè)計(jì)流程，可使設(shè)計(jì)人員能夠在IP開(kāi)發(fā)的后期階段進(jìn)行算法更改，并優(yōu)化算法和數(shù)字微架構(gòu)。 集成化的驗(yàn)證環(huán)境支持為已生成寄存器傳輸級(jí)(RTL)的代碼去重用軟件測(cè)試，從而將對(duì)專用RTL測(cè)試臺(tái)的需求減少80%以上。

　　Achronix ACE設(shè)計(jì)工具支持Catapult的RTL構(gòu)造和原生語(yǔ)句。 目前，用于Achronix的Speedcore eFPGA產(chǎn)品及其Speedster獨(dú)立FPGA芯片的Achronix邏輯庫(kù)已被集成到流程中。

　　Achronix的高性能和高密度FPGA技術(shù)可用于數(shù)據(jù)中心計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)中的各種硬件加速應(yīng)用，5G無(wú)線基礎(chǔ)設(shè)施及網(wǎng)絡(luò)加速，先進(jìn)駕駛員輔助系統(tǒng)(ADAS)和自動(dòng)駕駛汽車。

　　Achronix經(jīng)過(guò)Mentor公司的高等級(jí)邏輯綜合(HLS)流程支持后不斷優(yōu)化的FPGA技術(shù)，和之前相比在性能開(kāi)發(fā)、功能實(shí)現(xiàn)等方面都有著很大的進(jìn)步，并且能使芯片設(shè)計(jì)的過(guò)程中低功耗和高性能，讓更多的研發(fā)人員，甚至算法設(shè)計(jì)人員，可以更加容易的使用FPGA完成設(shè)計(jì)。也更能發(fā)揮出FPGA并行的優(yōu)勢(shì)，并且此項(xiàng)合作也應(yīng)用到5G無(wú)線應(yīng)用中，必將對(duì)今后5G技術(shù)產(chǎn)生重大影響。