信號(hào)完整性（二）：接收端容性負(fù)載的反射

信號(hào)的接收端可能是集成芯片的一個(gè)引腳，也可能是其他元器件。不論接收端是什么，實(shí)際的器件的輸入端必然存在寄生電容，接受信號(hào)的芯片引腳和相鄰引腳之間有一定的寄生電容，和引腳相連的芯片內(nèi)部的布線也會(huì)存在寄生電容，另外引腳和信號(hào)返回路徑之間也會(huì)存在寄生電容。

好復(fù)雜，這么多寄生電容!其實(shí)很簡單，想想電容是什么?兩個(gè)金屬板，中間是某種絕緣介質(zhì)。這個(gè)定義中并沒有說兩個(gè)金屬板是什么形狀的，芯片兩個(gè)相鄰引腳也可以看做是電容的兩個(gè)金屬板，中間介質(zhì)是空氣，不就是一個(gè)電容么。芯片引腳和PCB板內(nèi)層的電源或地平面也是一對金屬板，中間介質(zhì)是PCB板的板材，常見的是FR4材料，也是一個(gè)電容。呵呵，搞來搞去，還是回到了最基礎(chǔ)的部分。高手不要笑，太簡單了。不過確實(shí)很多人看到寄生電容就感到有點(diǎn)暈，理解不透，所以在這里嗦一下。

回到正題，下面研究一下信號(hào)終端的電容有什么影響。將模型簡化，用一個(gè)分立電容元件代替所有寄生電容，如圖1所示。

我們考察B點(diǎn)電容的阻抗情況。電容的電流為：

隨著電容的充電，電壓變化率逐漸減小(電路原理中的瞬態(tài)過程)，電容的充電電流也不斷減小。即電容的充電電流是隨時(shí)間變化的。

電容的阻抗為：

因此電容所表現(xiàn)出來的阻抗隨時(shí)間變化，不是恒定的。正是這種阻抗的變化特性決定了電容對信號(hào)影響的特殊性。如果信號(hào)上升時(shí)間小于電容的充電時(shí)間，最初電容兩端的電壓迅速上升，這時(shí)阻抗很小。隨著電容充電，電壓變化率下降，充電電流減小，表現(xiàn)為阻抗明顯增大。充電時(shí)間無窮大時(shí)，電容相當(dāng)于開路，阻抗無窮大。

阻抗的變化必然影響信號(hào)的反射。在充電的開始一段時(shí)間，阻抗很小，小于傳輸線的特性阻抗，將發(fā)生負(fù)反射，反射回源端A點(diǎn)的信號(hào)將產(chǎn)生下沖。隨著電容阻抗的增加，反射逐漸過渡到正反射，A點(diǎn)的信號(hào)經(jīng)過一個(gè)下沖會(huì)逐漸升高，最終達(dá)到開路電壓。

因此電容負(fù)載使源端信號(hào)產(chǎn)生局部電壓凹陷。精確波形和傳輸線的特性阻抗、電容量、信號(hào)上升時(shí)間有關(guān)。

對于接收端，很明顯，就是一個(gè)RC充電電路，不是很嚴(yán)謹(jǐn)，但是和實(shí)際情況非常相似。電容兩端電壓，即B點(diǎn)電壓隨RC充電電路的時(shí)間常數(shù)呈指數(shù)增加(基本電路原理)。因此電容對接收端信號(hào)上升時(shí)間產(chǎn)生影響。

RC充電電路的時(shí)間常數(shù)為

這是B點(diǎn)電壓上升到電壓終值的即37%所需的時(shí)間。B點(diǎn)電壓10%~90%上升時(shí)間為

如果傳輸線特性阻抗為50歐姆，電容量10pF，則10~90充電時(shí)間為1.1ns。如果信號(hào)上升時(shí)間小于1.1ns，那么B點(diǎn)電壓上升時(shí)間主要由電容充電時(shí)間決定。如果信號(hào)上升時(shí)間大于1.1ns，末端電容器作用是使上升時(shí)間進(jìn)一步延長，增加約1.1ns(實(shí)際應(yīng)比這個(gè)值小)。圖2顯示了終端電容負(fù)載對驅(qū)動(dòng)端和接受端產(chǎn)生影響的示意圖，放在這里，讓大家能有個(gè)感性的認(rèn)識(shí)。

至于信號(hào)上升時(shí)間增加的精確值是多少，對于電路設(shè)計(jì)來說沒必要，只要定性的分析，有個(gè)大致的估算就可以了。因?yàn)橛?jì)算再精確也沒實(shí)際意義，電路板的參數(shù)也不精確!對于設(shè)計(jì)者來說，定性分析并了解影響，大致估算出影響在那個(gè)量級(jí)，能給電路設(shè)計(jì)提供指導(dǎo)就可以了，其他的事軟件來做吧。舉個(gè)例子，如果信號(hào)上升時(shí)間 1ns，電容使信號(hào)上升時(shí)間增加遠(yuǎn)小于1ns，比如0.2 ns，那么這么一點(diǎn)點(diǎn)增加可能不會(huì)有什么影響。如果電容造成的上升時(shí)間增加很多，那可能就會(huì)對電路時(shí)序產(chǎn)生影響。那么多少算很多?看看電路的時(shí)序余量吧，這涉及到電路的時(shí)序分析和時(shí)序設(shè)計(jì)。

總之接收端電容負(fù)載的影響有兩點(diǎn)：

1、使源端(驅(qū)動(dòng)端)信號(hào)產(chǎn)生局部電壓凹陷。

2、接收端信號(hào)上升時(shí)間延長。

在電路設(shè)計(jì)中這兩點(diǎn)都要考慮。

『本文轉(zhuǎn)載自網(wǎng)絡(luò),版權(quán)歸原作者所有,如有侵權(quán)請聯(lián)系刪除』