基于J750EX測(cè)試系統(tǒng)的SRAM VDSR32M32測(cè)試技術(shù)研究

引腳定義

B. 對(duì)DC測(cè)試項(xiàng)進(jìn)行定義包括DC Spec、Pin Levels等，此項(xiàng)不需進(jìn)行Pattern編輯;

C. 編輯pattern所使用的function測(cè)試項(xiàng)VOL,VOH,時(shí)序參數(shù)包括AC Spec、Time Sets、Test Instance等編輯。

測(cè)試界面編輯

3.4VDSR16M32的功能測(cè)試

針對(duì)SRAM等存儲(chǔ)單元陣列的各類故障模型，如陣列中一個(gè)或多個(gè)單元的一位或多位固定為0或固定為1故障(Stuck at 0 or 1 fault)、陣列中一個(gè)或多個(gè)單元固定開路故障(Stuck open fault)、狀態(tài)轉(zhuǎn)換故障(Transition fault)、數(shù)據(jù)保持故障(Data maintaining fault)、狀態(tài)耦合故障(Coupling fault)等，有相應(yīng)的多種算法用于對(duì)各種故障類型加以測(cè)試，本文采用棋盤格CHECKBOARD、全0、全1的測(cè)試吧算法。

不論何種算法，對(duì)于大容量的存儲(chǔ)器來(lái)說(shuō)，測(cè)試矢量的長(zhǎng)度也會(huì)隨其容量的增加而遞增，相應(yīng)地，測(cè)試時(shí)間隨之增長(zhǎng)。對(duì)此，J750EX測(cè)試系統(tǒng)的DSIO模塊可以提供一個(gè)很好的解決方案。

3.5VDSR32M32的電性能測(cè)試

針對(duì)SRAM類存儲(chǔ)器件，其電性測(cè)試內(nèi)容主要有管腳連通性測(cè)試(continuity)、管腳漏電流測(cè)試(leakage)，管腳工作電流測(cè)試(ICC)、休眠電流(ISB)、輸出高/低電平測(cè)試(voh/vol)，時(shí)序參數(shù)測(cè)試(TAA、TACS、TOE等)。

1)PMU簡(jiǎn)介

PMU即為Parametric Measurement Unit，可以將其想象為一個(gè)電壓表，它可以連接到任一個(gè)器件管腳上，并通過(guò)force電流去測(cè)量電壓或force電壓去測(cè)量電流來(lái)完成參數(shù)測(cè)量工作。當(dāng)PMU設(shè)置為force 電流模式時(shí)，在電流上升或下降時(shí)，一旦達(dá)到系統(tǒng)規(guī)定的值，PMU Buffer就開始工作，即可輸出通過(guò)force電流測(cè)得的電壓值。同理，當(dāng)PMU設(shè)置為force 電壓模式時(shí)， PMU Buffer會(huì)驅(qū)動(dòng)一個(gè)電平，這時(shí)便可測(cè)得相應(yīng)的電流值。SRAM 器件的管腳連通性測(cè)試(continuity)、漏電流測(cè)試(leakage)、voh/vol測(cè)試均采用這樣的方法進(jìn)行。

2)VDSR32M32的工作電流測(cè)試((ICC)、休眠電流(ISB)、時(shí)序參數(shù)測(cè)試(TAA、TACS、TOE)

VDSR32M32的休眠電流測(cè)試不需要編寫pattern測(cè)試，而工作電流測(cè)試需要測(cè)試pattern，，需要注意的是測(cè)試靜態(tài)電流時(shí)器件的片選控制信號(hào)需置成vcc狀態(tài)，測(cè)試動(dòng)態(tài)電流時(shí)負(fù)載電流(ioh/iol)需設(shè)為0 ma。

對(duì)時(shí)序參數(shù)進(jìn)行測(cè)試時(shí)， pattern測(cè)試是必不可少的，并需要在Time Sets,Characterization進(jìn)行相應(yīng)的時(shí)序參數(shù)設(shè)置。

下圖為測(cè)試項(xiàng)目界面：

參考文獻(xiàn)：

[1] Neamen,D.A.電子電路分析與設(shè)計(jì)——模擬電子技術(shù)[M]。清華大學(xué)出版社。2009：118-167.

[2] 珠海歐比特控制工程股份有限公司. VDMR4M08使用說(shuō)明書[Z]. 2013.