新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > ESD測試—EMC工程師“甜蜜”的負擔!Why?

ESD測試—EMC工程師“甜蜜”的負擔!Why?

作者: 時間:2017-10-14 來源:網(wǎng)絡 收藏
ESD試驗是EMC測試標準的一項基本測試項目,如果對于產(chǎn)品的前期設計考慮不周全,再加上經(jīng)驗不夠的話,往往會讓人焦頭爛額。一般中小型企業(yè),如果沒有專門的EMC工程師,往往這項工作就必須由硬件工程師來承擔。對于整機來說,ESD抗擾能力不僅僅來自芯片的ESD耐壓,PCB的布局布線,甚至與工藝結構也有密切關系??梢奅SD測試其實不歸硬件工程師管,歸EMC工程師管!

本文引用地址:http://2s4d.com/article/201710/366146.htm

ESD試驗是EMC測試標準的一項基本測試項目,如果對于產(chǎn)品的前期設計考慮不周全,再加上經(jīng)驗不夠的話,往往會讓人焦頭爛額。一般中小型企業(yè),如果沒有專門的EMC工程師,往往這項工作就必須由硬件工程師來承擔。對于整機來說,ESD抗擾能力不僅僅來自芯片的ESD耐壓,PCB的布局布線,甚至與工藝結構也有密切關系。常見的ESD試驗等級為接觸放電:1級——2KV;2級——4KV;3級——6KV;4級——8KV;空氣放電:1級——2KV;2級——4KV;3級——8KV;4級——15KV。本人所處的醫(yī)療電子行業(yè),產(chǎn)品的ESD試驗一般要達到第3等級,即接觸6KV,空氣8KV。在整機ESD試驗方面,本人也搞過了幾臺不同型號的產(chǎn)品,也算搞出了一點眉目,總體的解決思想是把靜電流向地。


對裸露在外部的一些接口,像USB、VGA、DC、SD卡等等,對這些接口進行接觸放電時,靜電很容易就會“串”到電源線上,靜電由本來的共模變成了差模,此時電源上就會產(chǎn)生一個很高的尖峰,很多芯片都承受不了,發(fā)生死機,復位等問題。對于電源VCC的ESD保護,可以并接TVS管來解決。TVS管與穩(wěn)壓二極管很相似,都有一個額定的電壓,不同的是它的響應速度特別快,對靜電有很好的泄放作用。例如對于USB接口(見圖1.1、圖1.2),VCC和外殼地之間并接5V的TVS管。相當于把電源和地鉗位在5V以內(nèi),這樣可以有效地把靜電電流導向地,達到效果很明顯。要注意的是布局布線的時候,TVS管要盡量靠近接口的位置,TVS的陰極以最近的路徑接到接口的外殼地。



關鍵詞: emc

評論


相關推薦

技術專區(qū)

關閉