基于壓縮參考幀的單FPGA芯片視頻壓縮系統(tǒng)

項目背景及可行性分析

1. 項目名稱、項目的主要內(nèi)容及目前的進展情況

項目名稱：基于壓縮參考幀的單FPGA芯片視頻壓縮系統(tǒng)項目的主要內(nèi)容：本項目設(shè)計一種不需要外部存儲就能在單片F(xiàn)PGA上進行視頻壓縮IP核。視頻壓縮算法采用MPEG-4框架，但引入壓縮參考幀技術(shù)，使得在Virtex-4LX25器件上壓縮QVGA分辨率（320×240）視頻不需要外接存儲芯片。

目前的進展情況：系統(tǒng)的整體設(shè)計與系統(tǒng)框圖已經(jīng)完成，系統(tǒng)硬件平臺調(diào)試通過，MPEG-4部分模塊設(shè)計已經(jīng)完成。

2，項目關(guān)鍵技術(shù)及創(chuàng)新點的論述

項目關(guān)鍵技術(shù)：適合FPGA資源特點的高效性能運動估計模塊；基于硬件資源復用的參考幀壓縮。

創(chuàng)新點：通過復用變化、量化、編碼、反變化、反量化硬件模塊，并合理安排時序，以極少的硬件資源實現(xiàn)壓縮參考幀。

3，技術(shù)成熟性和可靠性論述

基于Virtex-4LX25的MPEG-4的intra幀編碼器已經(jīng)運行成功，消耗資源很少；資源消耗極多的動估計模塊的仿真顯示，目標器件資源充足；時序安排規(guī)劃表明，資源復用完全可行。這些都說明了整個系統(tǒng)框架的可行性。

項目實施方案

1.方案基本功能框圖及描述

圖1.中的FVCS為壓縮參考幀視頻編碼器(CRF)的硬件運行平臺，該平臺上有一顆Virtex4-LX25芯片，并且?guī)в腥M通用IO口和一個CAN總線接口。一組通用IO口和Video Lens Module連接以獲取原始數(shù)字視頻信號。其它兩個IO口可以連接測試接口（Testing Interface），進而連接模擬視頻源、監(jiān)視器和PC機。可見，整個系統(tǒng)構(gòu)成一個靈活且易于調(diào)試、測試的綜合FPGA之視頻IP開發(fā)環(huán)境。

圖2-1～圖2-4則為FPGA中的CRF的模塊框圖；并且反映了壓縮過程中，數(shù)據(jù)流在內(nèi)部模塊的流動狀態(tài)。其中藍色箭頭為原始圖像數(shù)據(jù)流，褐色箭頭為第一次重構(gòu)數(shù)據(jù)流，紫色箭頭為第二次，也就是壓縮后的參考幀恢復數(shù)據(jù)流。