鋰離子電池管理芯片的研究及其低功耗設(shè)計(jì) — 數(shù)模混合電路的低功耗設(shè)計(jì)方法(二)

2.2模擬電路的低功耗設(shè)計(jì)

2.2.1模擬電路低功耗的限制條件

如前所述，在數(shù)字電路低功耗設(shè)計(jì)中，降低電源電壓是等比例降低工藝中最常采用也是最有效的辦法。但由于實(shí)際系統(tǒng)通常采用通用的數(shù)字電路工藝，而數(shù)字電路優(yōu)化功耗的方案并沒有考慮到對(duì)模擬電路功能的影響。對(duì)模擬電路而言，電源電壓的降低對(duì)動(dòng)態(tài)范圍（Dynamic Range，DR）和功耗反而不利。

1基本限制條件

模擬信號(hào)電路所消耗的功率是為了維持信號(hào)能量超過(guò)基本的熱噪聲，達(dá)到給定的信噪比（Signal-to-Noise Ratio，SNR）。圖2.2.1給出了一個(gè)典型的模擬信號(hào)處理電路示意圖，它可以是一個(gè)放大器、濾波器、振蕩器等。電路總的功率為



式中，I_DD為流過(guò)電源電壓V DD的電流，V_PP是V_DD在電容C端產(chǎn)生的輸出電壓峰-峰值，ƒ為頻率。



式（2.2.1）可知，當(dāng)V_PP接近V_DD時(shí)，功率將有一個(gè)最小值?？紤]到信噪比表達(dá)式



式中，k為玻爾茲曼常數(shù)（1.38×10^－23J/K），T為絕對(duì)溫度。由式（2.2.1）和（2.2.2），可以得到



由式（2.2.3）可以看出，在給定的溫度下，模擬電路所消耗的功率由電路工作頻率（或給定的帶寬）、信噪比、電源電壓與信號(hào)峰-峰值之比所決定。顯然，rail-to-rail（即V PP =V DD）電路的功耗最低，為



式（2.2.4）可以看出，在模擬電路中，在信噪比每增加10dB，最小功率的絕對(duì)值要增大十倍，而在數(shù)字電路中，要實(shí)現(xiàn)高信噪比，所犧牲的功耗遠(yuǎn)遠(yuǎn)低于模擬電路。還可以看出，式（2.2.4）表示的模擬電路低功耗基本限制條件是一個(gè)通用方程，它僅僅給出了功耗與信噪比、速度的關(guān)系，而對(duì)電壓擺幅、電路結(jié)構(gòu)、有源電路產(chǎn)生的噪聲沒有任何限制條件。對(duì)于給定的精度、增益和線性度，設(shè)計(jì)者總是希望得到一定的動(dòng)態(tài)范圍和速度，顯然，僅僅用式（2.2.4）無(wú)法對(duì)不同的方案得出有用的比較結(jié)果。因此，設(shè)計(jì)面向應(yīng)用的低壓低功耗模擬電路之前，必須對(duì)實(shí)際局限性有較深入的認(rèn)識(shí)，比如噪聲和精度。

2實(shí)際限制條件

1）與噪聲相關(guān)的功耗

基于噪聲對(duì)模擬系統(tǒng)的性能有極大的影響，功耗優(yōu)化必須考慮到電路中器件的噪聲。如圖2.2.2所示，在低頻下，MOS管的噪聲模型可分成兩個(gè)相互獨(dú)立的隨機(jī)噪聲：一個(gè)是熱噪聲，可用漏源間的電流源表征，另一個(gè)是閃爍（或稱1/ƒ）噪聲，可用與柵極串聯(lián)的電壓源表示。



定義熱噪聲的噪聲功率譜密度（Power Spectral Density，PSD）為S_I，有

式中，G_TH表征晶體管熱噪聲電導(dǎo)，其大小與MOS管的工作區(qū)域有關(guān)。通常，可將熱噪聲電導(dǎo)變換為一個(gè)柵極熱噪聲電阻，即有



式中，g_m為器件跨導(dǎo)。

而閃爍噪聲的噪聲功率譜密度S_V，1/ƒ為



式中，ρ在給定的溫度下是與工藝相關(guān)的常數(shù)。

在飽和區(qū)，通?？蓪嵩肼暫烷W爍噪聲統(tǒng)一為柵極的總噪聲，此時(shí)可用一個(gè)與頻率有關(guān)的噪聲電阻定義：



結(jié)合式（2.2.6）和（2.2.8）可見，在給定的頻率下，當(dāng)跨導(dǎo)增加時(shí)，總輸入噪聲將下降，此時(shí)總噪聲主要由1/ƒ噪聲決定；而增大柵極面積時(shí)，總輸入相關(guān)噪聲將主要由熱噪聲組成。

電壓信號(hào)處理電路中，可以用較常見的運(yùn)算放大器（OperationalAmplifier，OPA）為例，來(lái)討論噪聲對(duì)電路功耗的影響。圖2.2.3給出了具有有源負(fù)載的OPA結(jié)構(gòu)，其中，C_L為輸出端負(fù)載電容。



OPA的增益帶寬（Gain Bandwidth，GBW）為



輸入電壓的噪聲功率譜密度為



式中，NEF代表過(guò)剩噪聲因子（Noise Excess Factor， NEF），為了降低噪聲，輸入對(duì)的跨導(dǎo)必須遠(yuǎn)大于有源負(fù)載的跨導(dǎo)，此時(shí)NEF接近1.利用噪聲帶寬的方法可以求得輸出噪聲功率，在跟隨器結(jié)構(gòu)中，增益G=1，則輸出端的動(dòng)態(tài)范圍DR可以表示為



式中，分別為PMOS和NMOS的飽和電壓。將式（2.2.9）和（2.2.10）代入，則有



由式（2.2.12）可見，降低電源電壓將使輸出端的DR急劇下降。當(dāng)g_m =2I/（V_GS -V_TH）時(shí)，由式（2.2.9）和（2.2.12），得

在飽和區(qū)，最小的V_GS -V_TH值為2nU_T（其中U T =kT/q為熱電壓，室溫下為26mV，n為亞閾值因子），而且在時(shí)，則由式（2.2.13）可得



式（2.2.14）給出了在給定的動(dòng)態(tài)范圍、增益和增益帶寬條件下，OPA電路所需要的最小的功耗。它給出了所有重要的設(shè)計(jì)參數(shù)間的約束關(guān)系，對(duì)電路設(shè)計(jì)有著重要的指導(dǎo)意義。

2）與精度相關(guān)的功耗

模擬電路低功耗設(shè)計(jì)中，尤其是高速應(yīng)用場(chǎng)合，必須要考慮精度。而在速度-功耗-精度的約束條件中，最重要的是器件參數(shù)的失配。解決失配的方法有失調(diào)補(bǔ)償或是自調(diào)零（Auto-zero）技術(shù)。但這些補(bǔ)償技術(shù)需要校準(zhǔn)過(guò)程，在校準(zhǔn)期間要中斷系統(tǒng)的正常工作，將電路模塊的失調(diào)電壓取樣后動(dòng)態(tài)地放在存儲(chǔ)器中。這將降低電路工作速度、增加額外的芯片面積以提供校準(zhǔn)（Calibration）和復(fù)制（replica）電路。在許多高速低功耗電路中，系統(tǒng)通常不允許被中斷，或者所需的連續(xù)工作時(shí)間太長(zhǎng)，不能保證失調(diào)能及時(shí)被糾正。因此，通常認(rèn)為精度完全是由工藝的匹配性能所決定，典型地，如在高速AD或在DA轉(zhuǎn)換器中，位的精度和晶體管的匹配成正比。

通常，兩個(gè)理想晶體管間的失配用兩個(gè)參數(shù)來(lái)表征，一個(gè)是閾值電壓失配V T₀≡V_T01 -V_T02，用標(biāo)準(zhǔn)偏差σ_VT來(lái)表示；另一個(gè)是電流增益系數(shù)β失配△β/β=（β₁ -β₂）/β，用標(biāo)準(zhǔn)偏差σβ來(lái)表示。它們普遍滿足下式：



式中，A_VT0、A_β是與工藝相關(guān)的常數(shù)。

當(dāng)晶體管為電壓偏置時(shí)，器件的柵壓相同而電流是變量；對(duì)于具有相同電流偏置的兩個(gè)器件（如差分對(duì)），電壓將相關(guān)變化。根據(jù)獨(dú)立的失調(diào)分布，可以推出這種相關(guān)變化的分布：

MOS管工作在強(qiáng)反型時(shí)，式（2.2.16）變?yōu)?br />


由式（2.2.17）可以看出，當(dāng)變量為電流時(shí)，增加?xùn)膨?qū)動(dòng)電壓可以提高精度。

這也證明了在電流模式電路中，為了達(dá)到最佳精度，必須將器件偏置在深飽和區(qū)。

與之相反的是，在電壓模式電路中，為減小失調(diào)電壓，必須盡可能地降低V_ov的值（令V_ov =V_GS-V_TH），通常可將此值設(shè)置在強(qiáng)反型邊緣。

式（2.2.17）還可以看出，要提高電路精度，就需要大尺寸的器件，但與此同時(shí)，電路節(jié)點(diǎn)的負(fù)載電容也增加，為維持給定的速度，就需要更大的功耗。對(duì)于單端輸入，工作在強(qiáng)反型飽和區(qū)的器件，增益帶寬由下式?jīng)Q定



對(duì)于給定的V ov，定義式（2.2.17）中的電流精度為1/Acurracy²=[σ(△I_D)/I_D]^₂，電路所消耗的功率為P=IV_DD，則結(jié)合式（2.2.18），得到



式（2.2.20）給出的功耗-速度-精度的關(guān)系式，它表明在給定的電源電壓下，功耗與電路精度的平方成正比，即意味著提高精度和提高速度相比，要付出更大的功耗代價(jià)。對(duì)于許多更加復(fù)雜的電路，如電流信號(hào)處理電路、差分對(duì)和運(yùn)放等電壓信號(hào)處理電路，甚至是多級(jí)電路中，式（2.2.20）仍然適用。