雷達系統(tǒng)的數(shù)字基帶和射頻域集成挑戰(zhàn)

在本例中，Xilinx應(yīng)用ChipScope Pro “Core Inserter”通過內(nèi)部FPGA多路復用器測量核心和FPGA內(nèi)部路由資源定義探測點。首先，該工具支持用戶定義測量核心類型、信號叢集的數(shù)量、用于調(diào)試信號的引腳數(shù)量以及輸出調(diào)試信號的FPGAI/O引腳。

我們可以通過經(jīng)過上變頻和濾波的I和Q檢測FPGA信號，也可以激勵數(shù)模轉(zhuǎn)換器的數(shù)字中頻檢測FPGA信號。然后，稱為“FPGA動態(tài)探頭”的邏輯分析儀工具與FPGA測量核心結(jié)合，可支持設(shè)計人員進行有意義的測量。

邏輯分析儀FPGA探測工具可以大幅簡化測量過程。首先，該工具支持用戶通過JTAG連接直接從邏輯分析儀接口向FPGA下載.bit格式的FPGA設(shè)計文件。

其次，該工具可以從Xilinx生成的.cdc文件導入內(nèi)部探測到的FPGA總線和信號名稱。.cdc文件由Xilinx ChipScope Pro Core Inserter應(yīng)用軟件創(chuàng)建。之后，稱為“自動引腳映射”的流程將使用邏輯分析儀探測FPGA輸出引腳的調(diào)試信號，并自動“映射”至邏輯分析儀的輸入通道。設(shè)置邏輯分析儀以獲得適合的已定義時鐘輸入，閥值電平應(yīng)匹配FPGA輸出電壓電平，邏輯分析儀捕獲模式應(yīng)匹配FPGA調(diào)試信號輸出。設(shè)計人員可以選擇要查看的信號叢集。本例選的是數(shù)模轉(zhuǎn)換器輸入。

現(xiàn)在，邏輯分析儀捕獲一條數(shù)字信號跡線，如圖4左側(cè)所示。邏輯分析儀使用了“圖表”顯示模式，其中總線的十六進制值已轉(zhuǎn)換為波形。我們可以看到數(shù)字中頻脈沖的開始。數(shù)字基帶團隊和模擬/射頻團隊的通用工具—VSA軟件，能夠?qū)脒壿嫹治鰞x捕獲的數(shù)字信號，并以圖4右側(cè)所示方式處理數(shù)據(jù)。但是，我們現(xiàn)在看到的是整個脈沖的線性調(diào)頻調(diào)制視圖(VSA軟件面板的右上角視圖)，還可以看到該數(shù)字中頻信號的頻譜分量(面板左上角視圖)。請注意，VSA面板視圖與圖2VSA處理的“黃金標準”仿真基帶信號視圖十分類似。

圖4：應(yīng)用邏輯分析儀的線性調(diào)頻雷達數(shù)字中頻信號測量(左)和VSA處理(右)。

借助VSA軟件比較數(shù)字中頻和模擬中頻

借助VSA軟件可以輕松比較基帶團隊的數(shù)字中頻信號以及模擬/射頻團隊的模擬信號。實時示波器可檢測數(shù)模轉(zhuǎn)換器的輸出信號，如圖5左側(cè)所示。該信號也可以由VSA軟件導入。VSA軟件可以提供有用的模擬中頻信號信息，如圖5右側(cè)的VSA信號處理視圖所示。請注意，本例中系統(tǒng)已正確運行，如圖4右側(cè)四個VSA面板視圖顯示的已處理數(shù)字中頻信號，我們可以得到一組與圖5右側(cè)VSA已處理模擬中頻信號視圖類似的數(shù)據(jù)。如果路徑中出現(xiàn)多余波形，此類比較分析將十分有用，可以幫助工程師回溯信號路徑中的信號，找出問題的根本原因。

圖5：示波器測得的線性調(diào)頻雷達數(shù)字中頻信號(左)以及VSA處理結(jié)果(右)。

協(xié)同調(diào)試和驗證

如上所述，我們已了解了通用分析工具VSA在數(shù)字和模擬分析流程的應(yīng)用，以及如何支持基帶和模擬/射頻團隊協(xié)作并確定導致設(shè)計故障的根本原因。無論FPGA設(shè)計人員是否關(guān)注數(shù)字基帶信號，或者射頻設(shè)計人員是否專注系統(tǒng)的模擬和射頻內(nèi)容，他們都可以借助通用工具來確定導致誤差的原因，或增強對已適合投產(chǎn)的雷達設(shè)計的信心。