電源噪聲測量的挑戰(zhàn)及解決之道

電源噪聲與PDN

在通信、計算機產(chǎn)品中，不論是CPU、GPU、FPGA、DDR3，其芯片內部都有成千上萬的晶體管，芯片內不同功能的電路有不同電源，比如核心電路的電源VCore、輸入輸出緩沖(IO Buffer)的電源、內部時鐘或PLL的電源等等，這些電源都來自于單板的上直流穩(wěn)壓電源模塊。

下圖1為某芯片的電源分布網(wǎng)絡(Power Distribution Network，簡稱PDN)示意圖，芯片的供電環(huán)路從穩(wěn)壓模塊VRM(Voltage Regulator Module)開始，經(jīng)過PCB上電源地網(wǎng)絡、芯片的ball引腳、芯片封裝的電源地網(wǎng)絡，最后到達IC上的硅片。

當芯片上各種功能電路同時工作時，穩(wěn)壓電源模塊VRM無法實時響應負載對于電流需求的快速變化，芯片上的電源電壓發(fā)生跌落，從而產(chǎn)生電源噪聲，為了保證輸出電壓的穩(wěn)定，需要在封裝、PCB上使用去耦電容和合理的電源平面與地平面對。從目前電源完整性分析的角度看，業(yè)內普遍認為在PCB上可以處理到幾百兆赫茲PI問題，更高頻率的電源完整性問題需要在芯片和封裝設計時解決。原因在于：

l，在板級PI設計時，需使用容值較小、等效串聯(lián)電感(ESL)較小的陶瓷電容來去耦，比如0603封裝的0.1uf、10nf電容，但是電容的PWR/GND布線、過孔帶來的寄生電感會增大電感，使去耦電容的有效工作頻率降低，很難超越幾百MHz;

2，即使板級PI設計能解決GHZ的PI問題，電源的電流還需經(jīng)過芯片焊接到PCB的ball、封裝上的電源/地平面，到達用電的晶體管還有較長的距離，效果不大。PI設計時把高于幾百MHz的去耦放到了芯片和封裝上，PCB上解決kHz – 幾百MHz的去耦問題。

因此，對于板級的電源噪聲測試，使用帶寬500M以上的示波器足夠了。由于篇幅有限，關于芯片級PI和板級PI設計、去耦電容選擇等，建議查閱電源完整性書籍。

電源噪聲(Power Noise)與電源紋波(Power Ripple)

電源噪聲與紋波是工程師經(jīng)常遇到且容易混淆的兩個概念，盡管是非常普及的測試項目，但是還沒有國際協(xié)會和標準組織定義如何測量DC電源的電源紋波和噪聲。如下圖2所示為直流電源輸出部位測量到的紋波和噪聲示意圖，藍色波形為紋波，紅色波形為噪聲，通常紋波的頻率為開關頻率的基波和諧波，而噪聲的頻率成分高于紋波，是由板上芯片高速I/O的開關切換產(chǎn)生的瞬態(tài)電流、供電網(wǎng)絡的寄生電感、電源平面和地平面之間的電磁場輻射等多種因素產(chǎn)生的。近年來，業(yè)界已逐漸統(tǒng)一認識，認為在PDN的source端(VRM)測量的是電源輸出的紋波，而在sink端(芯片)測量的是電源噪聲。

對于電源紋波的測量，業(yè)界常用示波器限制20M帶寬后，測量的DC電源輸出的波形峰峰值即為電源紋波。建議在以下幾種情況時測量電源紋波(帶寬限定為20MHz)：

1，電源芯片廠商的數(shù)據(jù)手冊規(guī)定時

2，測量AC-DC電源時，比如ATX電源的輸出

3，測量穩(wěn)壓電源模塊輸出時

4，測量直流參數(shù)時，或板上電路工作速率很低時

從PI的角度來看，無論是線性LDO電源、還是開關電源，都只能提供低頻段(kHz-MHz)的穩(wěn)定電源輸出，電源的高頻部分是依靠PCB、封裝以及芯片內具有快速充電、放電功能的電容來實現(xiàn)的。當板上芯片工作速率在幾十MHz以上時，必須測量電源噪聲，探測點盡量要靠近待測試芯片的電源引腳。

電源噪聲測量的幾大挑戰(zhàn)

由于低電壓電源的噪聲要求越來越嚴格，比如JEDEC規(guī)范中規(guī)定了DDR3的VREF的電源噪聲在+/-1%VDD以內(如上圖2)，1.5V x 1% = 15mV，即電源噪聲的峰峰值不大于30mV;而Xilinx的Virtex-7 FPGA要求電源供電在10kHz-80MHz范圍內電壓變化峰峰值不超過10mV。測量這類噪聲較小的電源非常具有挑戰(zhàn)，而以下幾點會影響到電源噪聲測量的準確性：

1，示波器的底噪和量化誤差

2，使用衰減因子大的探頭測量小電壓

3，探頭的GND和信號兩個探測點的距離過大

4，示波器通道的設置

下面將通過實測或理論分析，逐一介紹影響電源噪聲測量的幾種因素。

示波器的底噪和量化誤差

當待測試信號比較微弱時，對示波器的底噪要求更高了，如果示波器的本底噪聲接近于待測試信號，就無法保證儀器的測試精度了。HDO4000相比常規(guī)的實時示波器，使用了更低噪聲的放大器，因此其底噪遠低于其他示波器，此外，HDO4000使用了12位的ADC，比常規(guī)的8位ADC的示波器有更高的分辨率和更低的量化誤差。

另外，測量微弱信號時，為了避免量化誤差，盡量使用較小的垂直刻度，比如5mv和2mv，在這種刻度下，某些型號的示波器的偏置電壓只能在+/-1V以內調節(jié)，無法直接測量高于1V的電源噪聲，而HDO4000示波器在5mV時垂直偏置電壓可在+/-4V內調節(jié)，可以滿足多種低電壓電源的噪聲測量。

使用衰減因子大的探頭測量小電壓

工程師在測量電源噪聲時，經(jīng)常使用有源探頭或者無源探頭直接探測靠近待測試芯片的電源和地網(wǎng)絡，由于常規(guī)的無源探頭或有源探頭的衰減因子為10，和示波器連接后，垂直刻度的最小檔位為20mV，在不使用20M低通濾波器時，示波器和探頭的本底噪聲峰峰值約為30mV。以DDR2的1.8V供電電壓為例，如果按5%來算，其允許的電源噪聲為90mV，探頭的噪聲已經(jīng)接近待測試信號的1/3，所以，用10倍衰減的探頭是無法準確測試1.8V/1.5V等小電壓，需要使用1：1的無源傳輸線探頭來測量此類低電壓電源的噪聲。