使用OriginLab進行PMT能譜分析
加入技術(shù)交流群
首先介紹ADC的調(diào)試（ADC子板還要經(jīng)過設(shè)計者的硬件等測試），對于SEP來說ADC的調(diào)試就是確認FPGA接收從ADC來的采樣值是否正確。所以ADC采集PMT的信號并轉(zhuǎn)換成數(shù)字信號送到FPGA，通過Virtual JTAG調(diào)試工具又從FPGA邏輯內(nèi)讀取ADC采樣值進行離線分析。
本文引用地址：http://2s4d.com/article/201701/338055.htm讀取ADC采樣值時Virtual JTAG工具的使用方法介紹，對應(yīng)的Quartus II工程名稱是SEP_ES_debug，此時Virtual JTAG邏輯借用了TDC調(diào)試中用到的兩個FIFO，即一個FIFO用于存儲ADC采樣值，另一個FIFO用于存儲ADC采樣值的積分值。所以在讀取ADC采樣值時，首先要往第一個FIFO里寫入ADC采樣值，使能信號通過按鈕“FIFO Push CMD”發(fā)送，發(fā)送同時將滑動條設(shè)置為“1”（此時相當(dāng)于給這個FIFO一個寫使能信號），如果要停止寫這個FIFO，那么就再次按這個按鈕的同時將滑動條的設(shè)置為“0”（清除寫使能）。讀FIFO的時候點擊按鈕“Full Read FIFO”的同時在“Par1”輸入窗口里設(shè)置讀取的數(shù)目（注意此時Slider也需要同時設(shè)置為0）。（筆者注：Virtual JTAG調(diào)試平臺參考其他文章）
在OriginPro里分析ADC采樣值，新建一個WorkBook，將讀取到的ADC采樣值拷貝到book中（新建的book默認有兩列，即A列和B列，必須先刪除一列），選擇整列數(shù)據(jù)后使用Plot下Line命令（如圖1所示）重建信號，如圖2所示。
圖1：在OriginPro中分析ADC采樣值
圖2：重建后的ADC信號
注意圖2重建后的ADC信號，是通過PMT脈沖產(chǎn)生的另外一個trigger信號觸發(fā)FPGA邏輯鎖存100個samples并存往FIFO。所以，在圖2中看出的效果是各個脈沖之間間隔一致。
下面介紹PMT能譜測試，能譜測試的原始數(shù)據(jù)是ADC采樣值的積分，存儲在Virtual JTAG邏輯的第二個FIFO中。點擊按鈕“FIFO Push CMD”的同時將滑動條設(shè)置為“3”來使能邏輯向FIFO里寫入積分值，如果要停止寫這個FIFO，那么就再次按這個按鈕的同時將滑動條的設(shè)置為“2”。讀FIFO的時候點擊按鈕“Full Read FIFO”（注意此時Slider要設(shè)置為非0），這時不需要在“Par1”輸入窗口里設(shè)置讀取的數(shù)目，因為在Tcl代碼里已經(jīng)寫死了，如果需要修改讀取的數(shù)目，可以在tcl代碼里直接修改。
評論