32GHz帶寬實時示波器技術揭秘（六）

　　鶴立白雪，愚者見鶴，聰者見雪，智者見白。磷化銦示波器的出現(xiàn)，我一開始的注意力集中在前端放大器芯片、三維設計封裝以及氮化鋁散熱材料的應用，芯片技術突破16GHz瓶頸，達到32GHz數(shù)量級，甚至為更高示波器實時帶寬的實現(xiàn)做好了技術儲備。但有著豐富研發(fā)和客戶支持經驗的孫燈亮反而認為最重要的突破是采樣電路技術，新的采樣電路的設計使得樣點間的精度由1ps以上提高到50fs，同時克服ADC帶寬的限制和未來采樣率發(fā)展的瓶頸，燈亮認為這才是關鍵之處，并建議國內從事模數(shù)轉換器研發(fā)的工程師們可留心這點，燈亮敏銳的技術視角和觀察深度讓我成就了這篇短文。

　　對于示波器來講，帶寬是第一重要的指標，我們前面討論的磷化銦技術，主要是用來改進探頭帶寬、示波器前置放大器帶寬、觸發(fā)帶寬、采樣頭帶寬；磷化銦技術對采樣系統(tǒng)率的貢獻只在采樣模塊的輸入緩沖芯片上，其余部分不再是磷化銦技術，事實上也沒有必要使用磷化銦技術，因為其它難度較低的技術完全可以勝任。

　　圖1 磷化銦示波器內部采集板實物照片，每個通道后面有兩個20GSa/s的單晶片（die）模數(shù)轉換器，實時采樣子系統(tǒng)，包括封裝到前置模塊中的Sampler芯片，封裝到模數(shù)轉換模塊中的磷化銦緩沖芯片、CMOS模數(shù)轉換芯片，封裝到內存控制模塊中的MegaZoom大數(shù)據(jù)量硬件加速處理專用芯片、內存控制器以及采集內存

　　圖1是90000 X系列示波器被拆開后的采集板實際照片，每個示波器內部有兩個這樣的采集板，每個采集板支持兩個通道，上有一塊磷化銦前置電路多芯片模塊，信號經過前置放大器和觸發(fā)芯片，再進入采樣頭電路（英文是Sampler或Router），至此所有的信號都還在磷化銦前置模塊內部，所有的高頻信號在這里均得到調理，該磷化銦前置模塊透過BGA波峰焊焊接到PCB上。這個采集板的PCB是20層板設計，材料采用Nelco-13 （放棄使用FR-4），板上有4000多個部件和近5000個網表（netlists）。信號從前置模塊出來后，經由BGA焊盤連接到PCB上，首先進入的是模數(shù)轉換器芯片，每個采集板支持兩個通道，每個通道上后面有兩個模數(shù)轉換器，因此在該采集板上將看到4個模數(shù)轉換器，再后面是內存控制器，最后進入采集內存。一個采集板上的內存是8G點，每個通道4G點，是的，物理上是每通道4G點，但如果你翻查磷化銦示波器的Datasheet，其指標是最高2G點每通道，在分段存儲下，最多可達4G點，這意味著，如果有必要，打開每個通道4G的存儲深度是可能的。

　　90000 X 磷化銦示波器的采樣電路子系統(tǒng)架構是一項不太引起大家注意的技術創(chuàng)新，其創(chuàng)新體現(xiàn)在以下幾個方面：

　　1. 采樣頭（Sample）在模數(shù)轉換器的輸入緩沖芯片之前分開，單獨設計

　　2. 順序延遲采樣為模數(shù)轉換未來發(fā)展預留空間

　　3. 模數(shù)轉換器的輸出接口重新設計，采用串行鏈路

　　采樣頭被封裝到三維前置模塊中，該采樣頭主要由開關、存儲、濾波功能電路組成，帶寬和頻響由磷化銦技術解決，采樣間隔的精度由延遲線和校準電路解決（所以達到50fs或更低的量級），最后該示波器達到40dB以上的無寄生動態(tài)范圍，最大的技術貢獻部分在于該采樣頭。其實，如果只看采樣頭部分，其支持的動態(tài)范圍可以很大，瓶頸在后面的模數(shù)轉換器，今天采用的是8位的模數(shù)轉換器，如果采用12位模數(shù)轉換器，對業(yè)界的影響有可能是震動性的。 燈亮呼吁國內同行，考慮借鑒這樣的技術，國內研究磷化銦技術已經很多年了，如果集中精力用磷化銦做采樣/開關保持/濾波電路，模數(shù)轉換部分建議自己研發(fā)芯片，在芯片內部用低速的傳統(tǒng)ADC（不要用多個 商用ADC在PCB電路板上拼接），這樣有機會可以達到：高帶寬、高采樣率、高位數(shù)的高精度模數(shù)轉換產品。

　　我們來剖析一下圖1所示的四個模數(shù)轉換器的內部機構原理，如圖2所示，實際的電路封裝里面有兩個片子，一個片子是磷化銦緩沖芯片，功耗是1瓦，另一個是CMOS模數(shù)轉換器芯片，功耗是9瓦。模數(shù)轉換器結構是由安捷倫中央實驗室研發(fā)的， 0.18 u CMOS工藝，內部有5000萬個晶體管，采用順序延遲采樣原理設計，所謂順序延遲采樣是將模數(shù)轉換器內部細分為80個slices，每個以250 MSa/s速率運作，一次一個 digit 。這里我們用的術語是 “digit”不是“bit”，這是因為轉換基數(shù)是1.6 不是 2，所以在每個Slice中有12個基數(shù)是1.6的數(shù)值順序產生，然后將它們映射成8-bit 二進制值，并傳送到輸出接口處，也就是80 路串行數(shù)據(jù)鏈路處，每個鏈路的串行數(shù)據(jù)速率是 2 Gb/s，總的速率就是160 Gb/s ，即 20 GB/s 總的數(shù)據(jù)速率。 被測信號從示波器輸入端經過磷化銦前置電路模塊的前置放大器、觸發(fā)芯片，最后從該模塊中的Sampler芯片中輸出，信號經由磷化銦緩沖晶片（如圖3所示），再直接驅動模數(shù)轉換器的輸入電容，模數(shù)轉換器的80個Slices，每一個Slice由幾部分組成，包括輸入跟蹤和保持（圖2中的T/H）、將電壓轉換成電流的跨導（transconductor，圖2中的V/I），順序延遲采樣模數(shù)轉換器（基數(shù)改良的電流模式）和基數(shù)轉換器（Radixconverter）。1GHz時鐘驅動一個延遲鎖相回路、內插器、分頻器以生成80路250MHz的時鐘，相鄰250MHz時鐘間的延遲是50ps，延遲鎖相回路產生5個差分時鐘相位，內插器用來產生20個單端相位。

圖2 磷化銦示波器內部每個20GSa/s的結構原理圖，除CMOS模數(shù)轉換芯片外，里面還有一個緩沖芯片

　　模數(shù)轉換模塊中的磷化銦緩沖芯片的主要作用是在驅動CMOS模數(shù)轉換器的輸入電容時，提供50歐姆匹配終端，緩沖芯片和CMOS模數(shù)轉換器之間用鍵合線相連，這樣做的關鍵好處是讓增益響應在整個頻率范圍內保持平坦。