新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA的雙路低頻信號發(fā)生及分析儀

基于FPGA的雙路低頻信號發(fā)生及分析儀

作者: 時間:2017-01-12 來源:網絡 收藏

  l 引言

本文引用地址:http://2s4d.com/article/201701/337708.htm

  頻率合成技術的應用,對通信、數字電視、衛(wèi)星定位、航空航天、雷達、電子對抗技術的發(fā)展起到了至關重要的作用。而作為波形發(fā)生器的核心的頻率合成技術,其原理是把一個或多個高精度、高穩(wěn)定性的參考頻率,經過各種信號處理技術,生成同樣精度和穩(wěn)定性的各種離散頻率。雖然各個芯片廠推出了先進的高性能、多功能DDS集成芯片,但在某些情況下,這些DDS集成芯片的控制方式、頻率和轉化率不符合系統(tǒng)要求。如果使用高性能的FPGA器件來代替DDS集成電路,便可以滿足設計要求。

  本文設計了一種低頻信號發(fā)生及分析系統(tǒng)。本系統(tǒng)以高速可編程邏輯門陣列FPGA為核心技術,由FPGA通過p核產生雙路低頻信號,參數由按鍵輸入。產生的雙路信號經過加法電路的疊加,由FPGA對信號進行快速傅里葉變換得到頻域信號,最后通過示波器觀察頻域信號,通過門限法得到該信號的頻率和幅度等參數并在LCD上顯示。該系統(tǒng)具有體積小、攜帶方便、操作簡便、易于連接,采樣率、數據傳輸速率高,動態(tài)范圍大(12位A/D采樣率)等特點,使用自制的線性電源,非常方便低頻信號生成和分析。

  2 系統(tǒng)組成與工作原理

  系統(tǒng)由FPGA核心板、D/A轉換電路、加法器電路、A/D轉換電路、直流穩(wěn)壓電源、鍵盤和顯示等部分組成。

  系統(tǒng)總體框圖如圖1所示。

  雙路低頻信號由一塊FPGA產生,通過按鍵控制頻率、幅度等參數,參數實時顯示在數碼管上,2路信號送入加法器進行求和,然后經過A/D采樣給另一塊FPGA,并對信號進行快速傅里葉變換處理后提取出頻域信號,頻譜圖可以通過示波器觀察,最后分別顯示疊加前兩路正弦信號的頻率和幅度。

  3硬件電路板設計

  3.1 FPGA核心板設計

  FPGA核心板擔負著數據發(fā)送和分析的任務,是本系統(tǒng)最為關鍵的部分。FPGA核心板采用的是Xilinx公司Spartan3系列的XC3S400一PQ208型40萬門芯片,其配置芯片為Xilinx公司的專用配置PROM芯片XCF02S,以實現加電自動配置。核心板采用5 V輸入,板上有兩塊LM317電源芯片分別輸出3.3 V和2.5 V電壓。板上采用40 MHz有源晶振,能夠滿足高速設計要求。核心板140支I/0口全部引出,非常便于與外圍器件的連接及系統(tǒng)的擴展。最小系統(tǒng)框圖如圖2所示。

  3.2 D/A轉換電路設計D/A部分采用14位模數轉換芯片AD9764AR,雙差分電流輸出,差分操作不僅有助于消除與IOUTA和IOUTB相關的共模誤差源,比如噪聲、失真和直流偏置,而且為負載提供了兩倍信號功率。電路如圖3所示。

  3.3加法器電路設計采用AD81IAN芯片求和電路如圖4所示。

  放大器的典型運算電路,兩路信號求和輸出。

  根據計算公式:

  3.4 A/D轉換電路設計

  設計中采用ADI公司生產的快速A/D轉換芯片AD9224.AD9224為28腳SOIC和SSOP封裝的模/數轉換器;內部采用閃爍式A/D及多級流水線式結構,因而不失碼,使用方便、準確度高;在單一+5V電源下,它的功耗,僅有376 mw,信噪比與失真度為士0.7 dB,完全滿足設計要求。AD9224應用電路如圖5所示。


  4軟件設計

  4.1軟件總體設計

  軟件部分主要包括信號產生模塊、人機交互模塊、頻譜分析模塊。整個系統(tǒng)的詳細設計流程如圖6所示。負責產生信號的FPGA通過掃描按鍵得到參數,送給數碼管顯示,并調用IP核產生各種波形n].輸出信號的形狀通過撥碼開關控制負責信號分析的FPGA調用FFT核將頻譜信號輸出,并從頻譜信號中將信號的頻率和幅度參數顯示出來。  


上一頁 1 2 下一頁

評論


技術專區(qū)

關閉