任意波發(fā)生器基礎

1 AWG采樣理論

圖1 奈奎斯特采樣理論

DAC和ADC一樣，也需要滿足奈奎斯特采樣定理，即轉換速率（采樣速率）需要滿足：

Fs>2 x Fmax

Fs是轉換速率/采樣速率；

Fmax是產生目標信號的最高頻率分量。

如果不能滿足奈奎斯特定理，會導致頻率混疊，會丟失想產生信號的高頻信息。

圖2 帶限信號的波形重建

用一個理想的奈奎斯特濾波器進行濾波，可完整重建數字形式域的信號波形，相當于在實際采樣點之間進行插值，插值后的信號經過DAC轉換后，可完整重建模擬信號。理想奈奎斯特濾波器的頻域特性是帶寬為Fs/2的磚墻低通濾波器；時域特性是Sinc函數。

圖3 理想任意波發(fā)生器的信號處理過程（時域和頻域對應）

上面這些圖從時域和頻域角度展示了DAC轉換前后波形的特征。對于一個帶限信號，純數字化的信號的頻譜是周期拓展的，但是理想DAC實際輸出的波形的頻譜卻不是周期拓展的。因為數字化的信號相當于與一脈寬為1/Fs的脈沖進行了時域卷積，在頻域中相當于與一個Sinc函數進行了乘積運算，所以會有許多旁瓣產生。可以采用內插的方式在數字域里濾除拓展的頻譜，也可以采用比較好的模擬濾波器在模擬域里濾除拓展的頻譜，或者采用組合的方式進行濾除。剛好滿足奈奎斯特采樣定理的波形重建實際上是比較困難的。

2 AWG架構

下面分析常見的幾種AWG架構。

圖4 真任意波（true-arb）架構AWG框圖

真任意波架構如上圖所示，樣本被一個接著一個從內存中讀取，DAC把它們轉換成模擬信號，使用使用者設置的固定采樣速率。內存的數據讀取速度由采樣率決定，內存的數據被順序地讀取。

圖5 直接數字合成（DDS）架構AWG框圖

直接數字合成即DDS架構如上圖所示，這里DAC工作在固定的采樣速率，使用者控制存儲在內存里的波形的重復速率。對于每個DAC的時鐘周期，通過改變相位累加器的相位值，去確定內存的接入地址。內存數據不需要順序讀出。這種架構允許無縫改變存儲在內存中波形的重復頻率，允許直接頻率掃描或PM/FM調制信號的產生。因為這個原因，DDS成為流行的函數發(fā)生器和低端任意波發(fā)生器的常用架構。

圖6 內插DAC（Interpolating DAC）架構AWG框圖

內存DAC的架構要求DAC的采樣率很高，高于內存的讀取速率。內插DAC架構是在波形讀取器件和DAC器件之間增加一個內插DSP處理器，內插函數可以是線性內插，或FIR低通濾波器內插。這種架構的益處是不需要太快的內存接入速度，可以達到高品質信號質量。但是最大頻率分量仍然受限于內存接入速度，而不是DAC采樣速率。

圖7 偽內插DAC（pseudo-interleaving DAC）架構AWG框圖

偽內存AWG架構通過組合兩通道AWG或2個DAC,實現(xiàn)等效采樣率加倍的目的。兩通道間的時差必須是采樣周期的一半；樣點分成奇數點和偶數點，分別存在各個通道中。這種技術有效地擴展了可用的頻率范圍，也能夠提升每個DAC的信噪比（由于兩個通道的DAC的噪聲是不相參的），但是信號品質對時序精度和通道頻響失配都非常敏感。

3DDS和True Arb對比

圖8 DDS架構AWG，兩種不同的存儲設置，產生一個三角波

上圖是用兩種不同波形內存設置來產生一個三角波。a的時間分辨率低于b。時間間隔誤差TIE圖表明較高分辨率波形具有較低的失真，雖然輸出的采樣速率是一樣的。

圖9 True Arb的快信號處理過程

上圖是真任意波AWG的信號處理過程。存儲在內存里的原始信號是較高采樣率的，內插低通濾波器增加點的密度（也可以直接存儲更高采樣率的波形），DAC輸出的波形產生帶快信號的模擬信號。

4DAC量化噪聲

圖10 在被采樣的波形上分析量化噪聲

量化噪聲能夠作為采樣波形自身進行分析。量化噪聲波形的上下邊界是+-1/2LSB,時間上與波形一致。輸人波形的幅度可能超越1/2 LSB（a),仍然保持邊界錯誤條件（b)。

只考慮量化噪聲的信噪比SNR或SQNR（信號到量化噪聲比）公式：

SNR(dB)=6.02N+1.76dB+10log10(Fs/2B)

B是帶寬。

過采樣DAC能夠提升信號到量化噪聲比。理論上的分辨率提升（以位數表示）可由下面公式得到：

提升位數=10log10(過采樣因子）/6.02

這意味著，對于非內插DAC,采樣率增加到4倍，等效于提升1位分辨率。

圖11 量化噪聲在完整奈奎斯特帶寬上的拓展

量化噪聲拓展到完整的奈奎斯特帶寬。對于一個帶限信號，通過增加采樣率可以減少噪聲功率譜密度，由于同樣的功率被分配到更大的帶寬上。這種效果可被內插DAC架構的AWG利用。